1. PTT
  2. CSIE_ASM

Re: [問題] DLD 投影片-6

作者: asleepzzz (CC)   2007-10-05 01:05:17
給ㄧ個logic gate的set
要看它滿不滿足completeness
只要看這個set任意組合出來的電路
能夠符合每個function
就是COMPLETENESS
我舉個例
如有2個logic variable
作者: gglk (錦州挖挖)   2007-10-05 22:30:00
ㄟ謝謝助教，所以USEFUL就是可以幫你算出要窮舉幾個這樣嗎?另外如果真的要證COMPLETENESS是不是應該還要推到N個INPUT
繼續閱讀
[問題] DLD 投影片-6gglk[閒聊] 大家好 我是助教asleepzzz[問題] 請問作業一gglk[公告] 第二章講義已可下載pj2[閒聊] 中秋節快樂pj2[公告] 第一章講義已可下載pj2[公告] 本學期開始pj2[公告] 課程結束pj2[公告] 期末成績已公告pj2[公告] 期末成績中午公布pj2

Links booklink

Contact Us: admin [ a t ] ucptt.com