有同學在問，底下是我的回答：
> 請問test pattern中 1'b1 10'b0000000001
> ^^^^
> 這個bit的作用是什麼?說明裡面都沒提及，另外
> void
> CktModule::assignPiVector(ifstream& itf)中 <value_exp>的意思是什麼?
> CKT_PI 是否== CKT_IN?
如同在 assignPiVector() 的註釋所說的，test pattern 每一行就是所有 PIs 的
assignments, 每個 assignment 可為 Verilog 的 legal value expression
"<value_exp>" (如 1'b1). 以這個例子來說，兩個 assignments "1'b1
10'b0000000001" 分別對應到 PI "input clk" 以及 "input [9:0] pi".
然後應該是 CKT_IN, 不是 CKT_PI, 註釋寫錯了...
> 還有cktcelltype 中的PIO的功能是什麼?
就是 bidirectional IO. 像是 Verilog 中的 "inout aaa;". 在我們的作業你可以不
用理它!