其實蘋果這次我不相信內部測試的時候沒發現這個問題
照理來說14奈米的功耗理當來說應該要小於16奈米的
我盡量用文組可以理解的方式說明
所謂的製程大小就是電晶體內閘極間(Source和Drain)length的長短
越短的話不但單位面積內可以放入更多的邏輯閘增加處理效能
也可以縮短等效電阻的總體功耗
這次蘋果把他們的A9 CPU分別開給兩家公司
相信兩間開的光罩一定是不一樣的
要是一模一樣這不是小事 這應該不得了惹
至於有人可能會問說
欸欸 三星的製程比較短
效能應該照理說比較好挖
這一點是沒錯
三星在這次A9的CPU跑分是小贏大概1%~2%的效能吧o'_'o
http://goo.gl/JdRMws
從這張圖可以發現三星的14nm製成有效的縮小整張CPU的大小
但是TSMC的面積大了8.5mm^2
所以說這兩張CPU效能幾乎可以說是一樣的
好吧 來談一下這次為人詬病的TDP問題
現在主流的半導體元件還是MOSFET為大宗
至於技術方面就是如何去排列堆疊內部的電晶體
現在主流技術就是多閘極電晶體
它的好處是在於說可以使用一個電極來控制多個閘極
也可以用多個電極來控制各個閘極
這個技術有效的解決了在電晶體在接近物理極限的製作困難
至於結構方面現在主流的方式是使用Fin-Fet這種電晶體結構
它的主要設計方向就是將導電通道設計在矽鰭裡面
其大意就是把Gate包住了Source和Drain兩個極端
這可以有效的大面積節省了製成空間
縮短了Length長短就等於縮短了多少製成大小
另外不同的結構也會影響到電晶體元件之間的效能
這些就是半導體廠商需去研發跟創新的地方了
回到正題
為什麼三星的CPU會耗電呢
這就用一句話說明完整吧
技術不到、設計不良
上面說過Fin的技術是把Source和Drain兩個包在GATE裡面
但是這方面的結構跟排列方式都是要不斷去研發跟測試才能做到越來越小的製程
如果做不好就會有漏電的現象產生
大家還記得三星在不知道多少奈米的製程上面慘輸TSMC
他們在慘輸之後把全部精力放在這次14奈米的製成上面
相反的TSMC選擇在加強16奈米的結構性
至於結果就不用說了吧
反正結論就是
沒那個屁眼 就不要做那個馬桶
拉是拉得出來 只是你屁眼那麼小 搞那麼大的馬桶
遲早有一天摔進糞坑的 就像今天的三星一樣