※ 引述《ntucorner (台大角落)》之銘言：
: 如題
: 硬體語言跟軟體語言
: 哪個比較簡單 比較不用動腦呢？
: 或者說花在coding的時間比例比較少
: 有卦嗎
和身邊認識的同學、同事閒聊到類似的話題時，
走軟體的很多覺得硬體語言比較難；
走硬體的很多覺得軟體語言比較難。
我覺得關鍵在於兩套語言的思維不同，
不討論那些可以輕鬆切換程式語言概念的強者，
先消毒一下，軟體、硬體都強的人不但有，而且還不少，
絕對沒有軟體學得好，硬體概念必定不好這種事，反之亦然，
以下所探討的只是小弟所看到一些軟硬體特別偏一邊的情況。
多數學生是上大學才開始接觸寫程式，
很容易把第一套熟悉的程式語言當作模板，
再接觸其他語言時，會先入為主地拿模板語言的概念去模擬。
就如同大家常說的「中式英文」，其實語言學上也有類似現象。
以C++和verilog來討論的話，
語法雖然類似，熟悉前者的去學後者是倍感親切沒錯，
但兩者在執行上大不相同，前者循序，後者同步。
有些人會不熟悉硬體的同步概念，
導致寫出來的電路面積、系統架構都不算很優……
歸根究柢是無法抓到硬體的精神，把verilog寫得很C。
就我自己的情況，大一學C時勉強60分飛過，C++退選，
資料結構、演算法之類的就不用說了，
我根本不敢修那些課，所以也只能走硬體。
沒想到後來學VLSI、IC-Lab，寫verilog時反而異常順利，
以前寫C++時把我電趴的一些人，verilog居然寫得沒我好XD
和他們討論架構、debug時，他們的思維很軟體，
如我上面所講的，他們把verilog當成另一套C在寫，
有點分不清楚硬體和軟體語言概念上的差異。
所以要我說的話，我是覺得C++比較難啦XD