https://technews.tw/2022/05/31/next-gen-euv/
這文章第二張圖，是ASML自己製作的 高NA-EUV、低NA-EUV、DUV
三種光刻機的製程工藝節點、製程週期、工藝複雜度的對照表。
ASML做這份說貼，主要想說服用戶，在7nm以下先進製程使用很貴
的低NA-EUV，並在進入2nm以下製程時使用超級貴的高NA-EUV。
ASML的高階DUV可以用在5nm製程，但工藝複雜度和製程週期，會
比用在7nm時上升3~40％。
整體來說，台積電5nm製程工藝需要做59層加工，其中45層用DUV
就行，但有14層使用低NA-EUV，只要曝光加工一次就行(但EUV運
轉週期較長，費用較貴)。
但如果用DUV去加工這14層，那每層要曝光加工2~3次，完全使用
DUV，總曝光加工數視晶片設計為73~87次。整體會比部份用EUV
貴1X~3X%，而且良率會下降1X%。平均來說，中芯代工5nm晶片成
本會比找台積電貴3X~7X%。
如果純商業考量，台積電、三星5nm產能沒滿載，中芯這樣用DUV
硬幹5nm確實沒有商業價值。但是，華為必須找中芯代工才有晶
片可以用啊，貴，反正CPU佔每樣電子產品零件成本大都幾%~十幾
%而已，就算每顆CPU成本貴70%，總零件成本不過上升幾%頂多十
幾%，每台手機、筆電、平板、GPU少賺點而己。
我想華為這樣硬幹，可以再撐2~3年， 然後再看有沒有轉機吧。
現在不幹就是死，硬幹，2~3年後，誰知道會發生什麼事?
※ 引述《patrick08 (嘿嘿哈)》之銘言：
: 美媒：中芯為華為打造5奈米晶片 無需EUV令人震驚
:
: https://ec.ltn.com.tw/article/breakingnews/4673565
: 6.備註:
: 要是舉國之力的貿易戰跟晶片戰 都無法打下中國
: 美國會丟臉到全世界嗎？