1.(已OK，感謝A4P8T6X9)
大家好，想請教一下CPI_new的這種算法是什麼意思?
題目中提到:
新的compiler把各種類型的instructions(應該可以視為instruction count)都減少了，
但是選項中(c)問的是:新的CPI是多少?
我原先直覺認為:把instruction count 減少的比例直接算在各CPI上就可以了
(也就是解答的分母部分)，可是解答中卻多除上了新舊instruction count 的比值，
這是為什麼呢?
http://imgur.com/a/UASwX
2.
第四題，題意完全不明白。
看完解答的前半部分後以為1個變數=2byte，一種運算(包括存取)=1byte
所以:
(1)Accumulator=(2+1)*4
(2)MEM-MEM=(2+2+2+1)*4
但是看到LOAD-STORE和STACK我就不知道怎麼解釋了...
http://imgur.com/a/T8fve
3.第5題，我認為A、B選項應該不能選
(A)提到Ci到Ci+1需 1 nsec，
而一個全加器的CarryOut耗費2個 logic delay、Sum耗費3個 logic delay。
所以我們可以知道 1個 logic delay=0.5n sec、Sum耗費1.5 nsec
故16-bit的加法應耗費 1*15+1.5=16.5 nsec
想請問一大家下是不是我有哪裡搞錯了
http://imgur.com/a/t05BU
(B) 我本來以為他是在求多層次前瞻進位加法器(16位元)，但是他解答卻寫他是把4個
前瞻進位加法器串起來，小弟才疏學淺，看不出來題目哪裡有提到這點...
我以為是這樣算:
http://i.imgur.com/QYOfB6l.png
http://i.imgur.com/h8GJB2W.jpg
因為除了最右邊的CLA，
其他3個CLA都要等大Ci(for i不等於0)求出來後，
才能算ci和si(for i=4 to 15，i不包含4、8、12、16)，
題目要求的小c16等同算大C4，大C4只要從我畫的圖中由下往上走到第2層就好了，
所以是1+2+2=5 個logic delay。
(C) 在我畫的圖中由下往上走到第二層求得大Ci後，
(1)算小ci就多加2個 logic delay
(2)算小sum就多加3個 logic delay
所以 5+3=8 logic delay =8*0.5 nsec=4 nsec
(D) 求小c16等同算大C4，所以是1+2+2=5 個logic delay。
(E) 同C
題目和圖片附在連結中，先謝謝大家看完我的問題@@