[理工] [理工][計組] Critical path gate delay

作者: bugman195 (宇宙美食家)   2016-11-24 21:42:55
http://i.imgur.com/oaO3Rju.jpg
http://i.imgur.com/EshrvzS.jpg
題目5.a, 題目要我們找出32bit adder的critical path delay, 但我比較不懂的是,參照張凡課本的解讀:http://i.imgur.com/jC73PZf.jpg
最後一步的sum是3 delays, 想請問一下最後的Ci,ci,到sum過程的delay是怎麼計算的呢?
謝謝!
作者: aa06697 (todo se andarà)   2016-11-25 13:12:00
就算是算sum 最後一步也應該是3啊 怎麼會是2 @@ (你可以去看我前幾篇回的 不過sum我是算10就是了)題目最後一行的意思應該就是在講4bit ALU也是CLA
作者: kyuudonut (善良老百姓)   2016-11-24 23:55:00
怪怪的 critical path delay應該計算到C8 就好1 + 2 + 2 = 5順便想請問 此題並未提到是多層次的CLA 怎麼就直接假設4bit ALU 也是由CLA構成?

Links booklink

Contact Us: admin [ a t ] ucptt.com