[理工] 107 交大 記系 第16題

作者: j5464654 (j5464654)   2019-01-08 16:40:48
(a) For a system with 64-bit logical address space, a two-level paging scheme
is appropriate.
=>False
(d) The TLB is associative, high-speed memory in which each entry consists of
a key and a value.
=>True
a選項,為什麼two-level page table不適合用在64bit system?
(64bit 代表page table size可能很大,不能用multilevel page table解決嗎?)
d選項,TLB不是也需要valid bit嗎 這樣這個選項怎麼會對?
thanks
作者: b10007034 (Warren)   2019-01-08 17:33:00
a two-level仍然不夠用,真實世界是4-level起跳TLB也是fully應該說要看實際情況,64bit最基本可以定址2^64B,你要拆到多小的page table有幾個前提1.要先看一個系統最少有多少process2.決定你的memory3.最後才是決定page table要多少level這邊只可以肯定一件事,two-level是不可能的。b 我看錯了,跟我回答的沒關係TLB你的意思是a value不夠用嗎?不太懂你的問題
作者: ANANquenchan (ananquenchana)   2019-01-08 20:11:00
(d)我覺得它指的a key是指tag,a value指valid bit,實際上還有一格存PPN,雖然沒講到但其實敘述是對的
作者: aggress5566 (哩賀)   2019-01-08 22:13:00
事實上現在的OS還是page size還是4k為主啊...至於TLB題目只是想考ADT而已 真的要argue不只validbit 還有常見的就有 global dirty

Links booklink

Contact Us: admin [ a t ] ucptt.com