[理工] 計組題庫

作者: AAQ8 (不要就是要)   2019-01-11 21:52:16
https://i.imgur.com/UOImDnM.jpg
https://i.imgur.com/5TPjn6v.jpg
https://i.imgur.com/blN2HSM.jpg
https://i.imgur.com/a1ojCbD.jpg
第一張圖片的(c)
想請問這兩個機制不都是write hit的時候發生的嗎
為什麼會有miss rate
第二張圖片的(e)
整段看起來滿順的 不知道錯在哪裡
第三張圖片的(d)
有點看不懂題目在講什麼
感謝大家
作者: dumpling1234 (dumpling)   2019-01-11 21:57:00
第二個 cpu 不用等 buffet writing 吧
作者: b10007034 (Warren)   2019-01-11 22:09:00
除非滿了才要等
作者: A4P8T6X9 (殘廢的名偵探)   2019-01-11 22:20:00
第一題是說使用寫穿跟寫回來設計的快取會有相同的 missrate
作者: AAQ8 (不要就是要)   2019-01-11 22:41:00
如果是寫穿的話,miss penalty會是寫到memory的時間而已,還是寫到memory的時間加上搬block上來cache的時間?
作者: z3588191   2019-01-11 23:40:00
用到哪些reg是compiler compile時才決定的
作者: b10007034 (Warren)   2019-01-12 00:04:00
第一題應該是假設兩邊的miss policy一模一樣,所以miss rate一樣如你所想的,兩個都是hit policy,所以跟miss沒關係miss penalty的定義是hit下一層所需要的時間,cache本來的write through,write back沒關係
作者: dumpling1234 (dumpling)   2019-01-12 02:23:00
作者: AAQ8 (不要就是要)   2019-01-12 10:34:00
懂了 感謝各位
作者: b10007034 (Warren)   2019-01-12 14:59:00
樓上好像講錯?page變大應該是miss rate下降吧?
作者: AAQ8 (不要就是要)   2019-01-12 15:31:00
所以第三題的意思是在說cache盡量小以降低hit time,memory盡量大以降低miss rate,是這個意思嗎,之前好像聽張凡說過
作者: dumpling1234 (dumpling)   2019-01-12 15:42:00
抱歉 我講錯了 想的跟打出來不一樣

Links booklink

Contact Us: admin [ a t ] ucptt.com