[理工] 計組-pipeline clock cycle time p.527-7

作者: jean20157 (自然捲)   2019-10-20 15:50:07
https://i.imgur.com/TmOMH94.jpg
有問題的地方在綠圈處,
我的想法是,在資料拉回reg.file並寫入時並沒有碰到任何pipeline reg.
所以Cycle time不應是10+20=30 ps嗎?
而為何這stage的cycle time卻還加上pipeline register time(15 ps)呢?
若有敘述不清煩請告知
謝謝大大的回覆
作者: Handsomeshen (洗澡是骯髒人的事)   2019-10-20 20:17:00
你第一個stage寫65,所以兩個stage中間reg的時間算在後面那個stage不太確定,手機看圖有點吃力

Links booklink

Contact Us: admin [ a t ] ucptt.com