想請問幾題如下
6. SAN NAS 有看沒有懂，主要到底差在哪裡
https://i.imgur.com/ZCJFRsx.jpg
8. B錯在哪，還是有送分嗎
https://i.imgur.com/ZzADKaN.jpg
12. E錯在哪
https://i.imgur.com/bxE9xkv.jpg
17. E是因為control decoder 50ps比IDstage的
register 40ps長，所以錯嗎
https://i.imgur.com/mqrOzF1.jpg
https://i.imgur.com/8yZpkvK.jpg
18. 答案好像改成AD?那C錯在哪
https://i.imgur.com/6UzqqkN.jpg
20. D 不確定branch改到ExE stage會發生什麼事？
https://i.imgur.com/eWlLO5c.jpg
謝謝！

8B沒有改善performance

8題目說還要能增進效能17e 應該要切成更多stage 才能達到他的目的18c 10cycle12E後來改成對的

raid1每個都能壞吧反正每個都有備份

20 改到 EX 也不會對 pipeline CPI 有影響就減少一點猜錯的penalty

z大 17E什麼意思壓 18c 10cycle怎麼算的ek大 減少一點penalty那是變成少stall幾個cycle嗎？

SAN從作業系統（Ex win10）來看的話就像一顆大硬碟，就像你筆電外接硬碟一樣；NAS的話像一個文件夾（file），B剛好講反8沒很好定義normal operation，實際上raid1有改善read，不過題意應該猜得出來它是要read/write都要改善

有forwarding 只要停1cycle張凡說這個是compiler 插的 即使沒有hazard detections

了解 謝謝b大謝謝z大 17呢

少 flush 幾個 cycle至於 17e 因為要求 more concurrent 所以如z大所說

不太懂所謂的concurrent activities，我看起來就是sign extend與它串接之後的latency(40<(50+10))比原來設計的高，所以移過去反而比較差原來在ex stage的critical path是50，也不用特別切一個stage吧？https://i.imgur.com/qBtz5vQ.png沒事，忘記alu control是跟alu串連

不懂17 Q 所以給不給那control decoder 50ps有差嗎

20題應該是改成clock cycle time會升高吧，移到exe階段，branch的結果要等ALU計算出來，雖然說沒有組合電路沒錯但他是用“can”，語氣過強了減少CPI沒什麼問題...？ Total cpi會因此減少沒錯阿17 我沒選是因為移過去後clcok cycle time還是100ps 沒有變化，concurrent execution在算盤上更像是一段時間內能執行更多指令

請問有來源嗎？concurrent這個字眼跟硬體有關係

對耶 m大是對的 20 因為penalty減少 CPI也會減少 那cycletime 要送結果回exe是增加沒錯17目前理解是 主要是要concurrent的話只有多切stage一法？至於那個decode即便給到超過100ps影響的也是cycle time而已，不然沒影響，這樣？

https://i.imgur.com/5fQuEIq.pnghttps://i.imgur.com/u2vfm33.jpg請看課文螢光筆部分以及最下面表格，第一段螢光筆是講sequential和concurrent program，第二段螢光筆是講第六章的目標，最下方表格...就...就是一張表格表格就比較清楚，concurrent是軟體層面的，parallel是硬體層面的

對，我就認為concurrent是SW，多切一個stage叫做ILP，是parallel看你的推文有理解這個意思，在一段時間內做更多的事情，謝謝

我覺得CPI沒減少的原因是pipeline我把它視為 1 了不知道這樣想有沒有缺失 ?不對應該是 1+ penalty cycle

m（＿ ＿）m

原來這麼複雜@@感謝m大