[理工] 計組下p52 multilevel cache

作者: swAgooooo (奶綠我可以)   2020-11-17 22:10:47
請問大大
這裡說add third-level cache 的缺點是會增加cycle time是為什麼?
我記得Cycle time 是依據L1的存取時間來看
https://i.imgur.com/OIaptwK.jpg
作者: kyuudonut (善良老百姓)   2020-11-23 20:48:00
Coherency 會拉長 L1 access time
作者: swAgooooo (奶綠我可以)   2020-11-24 21:26:00
喔喔感謝 沒想到是coherence造成的

Links booklink

Contact Us: admin [ a t ] ucptt.com