1.對象: 學生/23男←(年齡、性別缺一不可)
2.地點: 新竹←(請注意自身安全、財物等。)
3.科目：verilog積體電路實驗
學生/23目前就讀清交大
徵求一個熟悉verilog語法的老師，
指導我完成學校的作業
需要合成、跑模擬
Area,cycle time需要最佳化
一個作業$2,500
長期合作到學期末，
約還有三個作業
4.上課時間：可協調
5.時薪：一個作業$2,500合作到學期末←(不得低於每小時430元，且必須有明確上下限。
)
6.條件：無，有自信就來←(依據法令規範，不得限制性別(優先)、國籍(優先)等。)
7.聯絡方式：站內信(若有限定電話需要在哪些時間撥打 請在此區附註)
8.附註：(例如資料中要特別註明學歷或是家教經驗等等)