[討論] CIC晶片良率 magicrr PTT批踢踢實業坊

[討論] CIC晶片良率

作者: magicrr (很睏) 2008-10-14 16:48:47

※ [本文轉錄自 comm_and_RF 看板]
作者: magicrr (信義區吉屋出租) 看板: comm_and_RF
標題: [討論] CIC晶片良率
時間: Tue Oct 14 16:47:39 2008
想請問一下大家請CIC下線晶片回來的結果大部分都如何呢??
我們實驗室學長花了一堆心力結果量不出來
很肯定電路是沒有問題的但是做回來卻壞了
現在正在那邊槌心肝
想請問大家的經驗如何呢

作者: pinns (風城之心) 0000-00-00 00:00:00

那當然是LAYOUT出了問題比較大...怪CIC的良率基本上很不明智.先看LAYOUT方面著手吧.如果做高頻的電路那更有可能了,業界很多都敗在LAYOUT.何況是研究用學生做的論文.= =懷疑cic就懷疑tsmc吧.都在那邊下.

作者: moneyguy (想認識我請告訴我~) 0000-00-00 00:00:00

先看是什麼製程吧~不過，連TSMC都要懷疑了，出去混怎麼辦

作者: Baghdad (真的好想念) 0000-00-00 00:00:00

CIC很穩的.我們以前幾乎都是自己問題.若是RF考慮要很多

作者: swwhung (容光煥發...^^) 0000-00-00 00:00:00

穩定~~都在corner附近

繼續閱讀

[閒聊] qimonda被出售了！dylanoo [情報] 12吋晶圓佔全球晶圓產能最大宗alonepier [問題] 芯片中的濾波電路一般應該怎麼做？dylanoo [售書] 大降價 Fundamentals of Logic Designbryan7172 [請益] 校園活動chaow [問題] 徵求電子好手buunsou [問題] 如何用hspice RF模擬vco的相位雜訊abcjefgh [公告]徵IC測試認證兼職人員(竹北)mark66 Re: [問題]如何用hspice模擬相位雜訊？abcjefgh [問題]如何用hspice模擬相位雜訊？abcjefgh