Re: [討論] CIC晶片良率

作者: colinsu (hhun)   2009-11-29 00:46:54
※ 引述《magicrr (桃園)》之銘言:
: ※ [本文轉錄自 comm_and_RF 看板]
: 作者: magicrr (信義區吉屋出租) 看板: comm_and_RF
: 標題: [討論] CIC晶片良率
: 時間: Tue Oct 14 16:47:39 2008
: 想請問一下大家請CIC下線晶片回來的結果大部分都如何呢??
: 我們實驗室學長花了一堆心力結果量不出來
: 很肯定電路是沒有問題的但是做回來卻壞了
: 現在正在那邊槌心肝
: 想請問大家的經驗如何呢
質疑CIC不代表質疑TSMC喔 因為學生上傳GDS後 CIC 並不是 直接給晶圓廠 還需要整理MTF
跟FSRF 給晶圓廠 並做 MASK 的JOBVIEW 如果這兩個環節做的不確實 產生出來的IC 還是
會有問題 特別是MPW 每個學校所出的GDS 都不一樣 用到LAYER 也不一定一樣 所以
IC設計公司都會有一套 驗證的程序 當然 設計者有沒有考慮ESD 邊界效應與POWER LINE
的電流密度這都是IC 良率的決定因素 建議在設計電路時蒙地卡羅分析要做確實才比較保
作者: ferrinatice (Fervent Apprentice)   2009-02-06 04:09:00
隔了一年終於有內行的說話了!

Links booklink

Contact Us: admin [ a t ] ucptt.com