Re: [閒聊] 急!verilog 速成法

作者: Apache (阿帕契)   2021-11-17 16:45:26
這個
蠻麻煩的 需要大量練習
尤其同步/非同步 就算EE來做也不見得能搞懂
而且一堆模擬器不會告訴你線沒接好
甚至命名打錯也是跑給你看
==
作者: ILoveIroha (一色 いろは)   2021-11-17 16:46:00
雪霸我破防了
作者: redDest (油宅)   2021-11-17 16:46:00
:(
作者: akari7695 (亮)   2021-11-17 16:58:00
誇張 邊板到底有什麼不會的實驗課應該一些簡單電路而已 不會用太難吧
作者: zizc06719 (毛哥)   2021-11-17 17:07:00
verilog是大學最討厭的語言ㄅ我們實驗課最後一個作業是叫我們寫簡易CPU全班只有2.5個人交出來,讚讚讚

Links booklink

Contact Us: admin [ a t ] ucptt.com