大家好，小弟目前在實驗室做論文內容時遇到一些問題
我的研究需要用到FPGA版燒錄自己的硬體設計
在前幾個月我測得的其中一項跟時脈誤差有關的波形是有符合我參考的某幾篇論文的波形
但是最近同樣的設計測出來卻發現波形跟原本的不一樣
感覺是FPGA版的某個部分壞掉了
會這麼推測的原因是因為有天我畢業的學長跟我說那塊FPGA版的盒子有"ESD weak"之類的
標註
也就是說那塊FPGA版可能靜電防護沒有做得很好
而我們以前不知道所以都一直用手直接碰版子
我們把這個現象跟教授說明之後他覺得是我的硬體設計有問題，不是FPGA版壞了
(我們實驗室主要是做通訊的演算法，對於如何測量FPGA版是好是壞完全沒有概念)
也有可能是因為那個板子一塊要十幾萬所以老師不想承認這件事
而我沒辦法證明也不知道要怎麼證明板子壞了
目前就是像無頭蒼蠅一樣一直跟教授討論我的硬體設計哪裡有問題
每次修改完performance一點都沒有改善
想請教各位有什麼方法能夠提出證據證明板子壞了？
或是有什麼好的建議讓教授不要一直鑽牛角尖在修改電路上
快到口試的季節了小弟每天都因為這件事感到無力
謝謝大家