※ [本文轉錄自 EE_Comment 看板 #1KnxI2PQ ]
作者: ytrewq0101 (魍魎) 看板: EE_Comment
標題: [評價] 103-1 簡韶逸 交換電路與邏輯設計
時間: Tue Jan 27 23:53:36 2015
※ 本文是否可提供臺大同學轉作其他非營利用途？（須保留原作者 ID）
（是／否／其他條件）：是
哪一學年度修課：103學年 上學期
ψ 授課教師 (若為多人合授請寫開課教師，以方便收錄)：簡韶逸
δ 課程大概內容：布林代數之運用與拼裝電路以解決問題
Ω 私心推薦指數(以五分計)：★★★★★(星等永遠非重點)
η 上課用書(影印講義或是指定教科書)：C. H. Roth, Fundamentals of
Logic Design, 7th edition
μ 上課方式(投影片、團體討論、老師教學風格)：
老師講課風格類似冷面笑匠；上課主要是直接切入觀念，緊接用例題來讓同學
熟練觀念與避開迷思，所以進度會稍微緩慢；上課的投影片是課本的精華，教
授會用很有趣的類比來講一些gates的轉換與bool的運算技巧，並親自用電腦筆
帶題，以上的手稿就是做在投影片中，所以投影片會有原版與手稿兩版，都會
有密碼鎖住，所以一定要聽到與記住密碼；最後大推助教明倫，為大家無私解
惑。本班唯一缺點是：學生人數太多，你太晚來，就沒位子坐了。最後我要康
Quartus：今年project用來模擬電路的軟體不是Verilog，而是Quartus；我們
這組最大也最後的BUG一直抓不到，原本就要絕望了，結果重新開機就好了，結
果重新開機就好了，結果重新開機就好了，很憤怒所以講三遍~~~，project一
定要早做，因為Quartus很雷，你們可能更雷，DEBUG地獄會肆虐著你們後半期
的project製作。
σ 評分方式(給分甜嗎？是紮實分？)：
本課程四(?)班統一評分評等：
Homework 1 2%
Homework 2 2%
Homework 3 2%
Homework 4 2%
Homework 5 2%
Homework 6 2%
Homework 7 2%
Project 6%
Quiz 1 4%
Quiz 2 4%
Midterm 35%
Final 35%
Participation 2%(唯一非統一給分)
ρ 考題型式、作業方式：
Homework是由統一教學網站頒布題號，請對照正確版本的課本；一般為期兩週，
但由於教授的風格，本班課程進度稍慢，故偶有作業期限後移(只限本班)，但還
是請各位早寫，因為作業通常不是一天可以趕完的份量，且是基本分，不拿嫌可
惜。
Project是用軟體模擬電路與零件；你必須要用所學的所有知識，自行設計乘法
器或除法器(後者疑似較難，但過來人(我)本身覺得普通)，請在做之前詳閱規格
與必備功能，小心有雷；請提早執行，因為難關在於DEBUG，你有可能想死(真心
不騙)，在此感謝強大隊友畫圖神手(個人負責state graph與紙筆設計)；本學年
的交電有presentation，請用心設計特殊功能，如：不限bit數、去掉overflow
或用PLA/ROM製成控制部分、不用FF或用D-FF以外的FF......我只能告訴你這麼
多了。
考試是統一出題與應試，請注意作答時間與應試教室。
ω 其它(是否注重出席率？如果為外系選修，需先有什麼基礎較好嗎？老師個性？
加簽習慣？嚴禁遲到等…)：
無，請每堂到。
Ψ 總結：
無論哪一科，追求A+就對了。這一科會因為大家分數都很高，所以會四班統一
重新分發等第(但本魯此課程考得比微甲還爛，此乃特例...)，請不要輕易放過
任何0.1分(不是叫你硬ㄠ，是要你看有無被改錯，自己也要花心力在這科上)，
我已經透露很多資訊了，請品嘗。