※ 引述《oopFoo (3d)》之銘言：
: https://i.imgur.com/w5YuSb9.jpg
: 沒有第三顆的空間，想要超過16c只能從Zen4c方面想辦法。
:
: Zen4成本會非常的高，板子也會很貴（堆料堆滿），ddr5到年底應該也不會跟ddr4一樣便宜。
:
: Zen4拼頻率拼成這樣，跌破大家眼鏡。dc，筆電都是省電比頻率重要，Zen4的設計理念令人疑惑，5ghz真的是魔戒嗎？
部份前文恕刪
老實說在CCD Die Shot出來之前
我對CCD的乳摸沒啥興趣就是
但我對新的IO Die比較有興趣
因為真的變太大了
https://i.imgur.com/4WacHI9.png
: 推 fu1vu03 : IO DIE製程少一半 體積一樣大 49.159.147.231 05/24 20:04
發文前看了一下COMPUTEX的YOUTUBE影片
我覺得是AMD相較於目前GF 12nm IO Die
塞了更多東西進去的關系
: → ShimaKazuya : 當然一樣大，不然內顯要塞哪裡 101.9.133.196 05/24 20:08
: 推 ltytw : 2CU又沒多少 125.224.93.133 05/24 20:11
: → ltytw : 那些面積大概是別的東西吧? 125.224.93.133 05/24 20:12
: → AreLies : PCIe也要面積的 122.117.70.8 05/24 20:14
: → AreLies : IO要提升 但是IO也吃DIE面積 122.117.70.8 05/24 20:15
: 推 rock0807 : 新的IOD有含內顯阿 223.137.93.132 05/24 20:52
老實說多了內顯
跟一些雜七雜八的
會比很多人想像中的佔了更多的Die Size就是了
舉個例子來說
這個是AMD Zen2 APU Renoir的Die Shot
https://i.imgur.com/JfaAcTb.jpg
來源一樣是偉大的大神 Fritzchens Fritz
https://www.flickr.com/photos/[email protected]/albums
可以從圖片看到
相較Matisse跟Vermeer這種純CCD + IOD的配置
APU的中間偏右上區塊那8條橫的矩形面積
除了是多出來的VEGA的CU部份以外
還能看到緊靠CU右邊邊緣的ROP、上下各佔一小塊的Cache
跟下方很佔Die Size的ASIC，像是影像的編、解碼器
以及顯示輸出的控制器跟PHY
跟這些附屬建物(?)相比
VEGA 純CU部份所佔的面積，真的是小巫見大巫了
剛才打到最後要送出時
才發現很早以前已有高手已經畫好區域圖
比較詳細且清楚的區域圖，可以去techpowerup看
Reference:
https://www.techpowerup.com/268747/amd-renoir-die-annotation-raises-hopes-of-desktop-chips-featuring-x16-peg
縮網址:
https://tinyurl.com/2p83963h
再參考這次蘇媽在Computex上的影片
https://i.imgur.com/FjXzLrx.jpg
IO的部份從之前的DDR4 → DDR5
PCIe 4.0 → PCIe 5.0
USB 10Gbps → 20Gbps 14個
還多了Wifi 6e
由於USB沒寫清楚從CPU的直通部份給幾個
但我猜應該至少比上一代的Vermeer給4個 USB 10Gbps還多
再加上4個Port的顯示PHY...
我的感想是
這次IO Die真的塞了一大堆東西進去
除了CCD以外，應該都全包了
感覺AMD真的鐵了心要把CPU當SoC
跟Intel的設計風格真的愈差愈多了
只是因為頻率提升及加了PCIe 5.0進去
那個Infinity Fabric應更會更佔位子
再加上AMD在設計上，是把CCD跟IOD互連的部份
以及CCD跟顯示晶片互連的部份
全都是用Infinity Fabric相連
所以那個Die Size會變大真的不是很意外
但我總覺得AMD應該有額外塞了一些，
表面上沒看到的東西進去
像這個是Zen2 Matisse IO Die
https://i.imgur.com/cs7rr2f.jpg
沒含內顯的IO Die，外圈那圈
扣除很明顯的記憶體控制器跟CPU相連的IF
就已經被剩下外圍那圈USB相關的部份佔了不少空間
所以我在想這次應該有塞了其他東西進去
不然以這顆IO Die的面積，對照GG 6nm的價格來說
我怎麼想都覺得那顆IOD應該便宜不到哪邊去...
已經快是Matisse CCD的兩倍大了
故意設計這麼大一顆IO Die，應該有其道理才對....