[情報] SK海力士發佈300層堆疊NAND Flash

作者: eatyourshit (吃你的屎)   2023-03-21 13:44:44
https://technews.tw/2023/03/20/sk-hynix-demonstrates-300-layer-stacked-3d-nand-flash-prototype/
縮:
https://reurl.cc/ykDQDq
在日前的第 70 屆 IEEE 國際固態電路會議 (ISSCC) 期間,南韓記憶體大廠 SK 海力士
展示了最新300 層堆疊第 8 代 3D NAND Flash 快閃記憶體的原型,令與會者大吃一驚。
SK 海力士在會議在發表會的標題訂為 「高密度記憶體和高速介面」,其中描述了該公司
將如何提高固態硬盤的性能,同時降低單個 TB 的成本。預計,新的 3D NAND Flash 快
閃記憶體將在兩年內上市,並有望打破記錄。
根據外媒報導,SK 海力士揭示了具有更快資料傳輸量和更高儲存等級的第 8 代 3D
NAND Flash 快閃記憶體的開發。而新的第 8 代 3D NAND Flash 快閃記憶體將提供 1 TB
(128 GB) 存儲容量,具有 20Gb/mm2 單位容量、16KB 單頁容量、四個平面和 2400
MT/s 的介面。最大資料傳輸量將達到 194 MB/s,相較上一代 238 層堆疊和 164 MB/s
傳輸速率的第七代 3D NAND Flash 快閃記憶體高出 18%。而在更快的輸入和輸出速度下
,有助於 PCIe 5.0 x4 或更高的介面利用率。
而根據 SK 海力士研發團隊的說法,第 8 代 3D NAND Flash 快閃記憶體採用了 5 項嶄
新的技術。首先,三重驗證程式 (TPGM) 功能可縮小單元閾值電壓分佈,並將 tPROG (
編程時間) 減少 10%,從而轉化為更高的性能。其次,採用 Adaptive Unselected
String Pre-Charge (AUSP) 技術,再將 tPROG 降低約 2% 。第三,APR方案可將讀取時
間降低約 2%,並縮短字線上升時間。第四,編程虛擬串 (PDS) 技術可藉由降低通道電容
負載來縮短 tPROG 和 tR 的界線穩定時間。最後,平面級讀取重試 (PLRR) 功能,允許
在不終止其他平面的情況下,更改平面的讀取級別。之後,立即發出後續讀取命令,並提
高服務質量 (QoS),從而提高讀取性能。
報導強調,由於 SK 海力士針對新產品還在開發中,因此該公司尚未透露生產最新一代
3D NAND Flash 快閃記憶體的量產時間。儘管如此,分析師仍預計該公司最早會在 2024
年出現變化,最遲在 2025 年出現。
作者: ltytw (ltytw)   2023-03-21 13:47:00
海力士 怕
作者: smallreader (小讀者)   2023-03-21 13:54:00
會漏大電嗎
作者: deepdish (Keep The Faith)   2023-03-21 14:01:00
沒量產之前看看就好
作者: saimeitetsu (Sai Meitetsu)   2023-03-21 14:29:00
skhynix 粘在klevv上面…
作者: diji777 (世界流浪漢)   2023-03-21 14:34:00
U2 PLC 企業用已經看到類似的ES
作者: E7lijah (Insfire)   2023-03-21 14:46:00
300層跟違建的關聯是?
作者: ltytw (ltytw)   2023-03-21 15:23:00
元PO以為是往上疊吧?
作者: geesegeese (毆)   2023-03-21 18:20:00
只信美光
作者: aegis43210 (宇宙)   2023-03-21 19:03:00
海力士真的蠻強的
作者: shhs1000246 ((′‧ω‧‵))   2023-03-21 19:39:00
怎麼還在2400MT
作者: james111222 (阿斯巴勒)   2023-03-22 02:21:00
QLC效能爛成那樣都還沒解決,還要出Q(quin)LC?

Links booklink

Contact Us: admin [ a t ] ucptt.com