※ 引述《luvstarrysky ()》之銘言：
: 心得：黏膠水的架構似乎生出了快取延遲的問題，這點在Ryzen CPU靠堆疊3D快取的方式
: 來解決，但AMD為了賺錢是絕對不會在Radeon GPU上複製這種方式的，畢竟現在都
: 只能靠吃NV吃剩的大餅碎屑來充飢，不需要搞得多好也有粉絲買單，財報好看，
: AMD笑哈哈，消費者苦哈哈。
這樣的心得真的只是來挑釁的。引述的url也內容空洞。來看最原始的文章吧
先講L3的latency並不是很重要，GPU的設計本來就是吃bandwidth犧牲latency。
L3在chiplet，latency增加並不是大問題，大問題是data從mcd到gcd需要很大的能耗，所以這是Navi31異常耗能的原因之一。L3真的不應該在chiplet上，N/I擴張L2棄L3是有原因的。
https://chipsandcheese.com/2023/06/04/amds-rx-7600-small-rdna-3-appears/
這篇其實主要是講VOPD(dual issues)的問題，rdna3在wave32本來就不容易dual issues，舊的wave64模式反而容易dual issues，這是compiler的問題。
rx7600還有另一個大問題，因為用6n而不是5n空間不夠，犧牲掉vector registers，這造成dual issues更困難，因為vector registers的不足。
本來rdna的設計就是wave32雖然效能比wave64差但比較容易達到好性能，但現在VOPD的情況下就反過來了。令人感嘆wave32真是白忙一場的設計。
https://i.imgur.com/wsGh4b3.png
可以看到，如果能夠dual issues，rx7600幾乎可以追上rx6900xt。
這篇其實蠻有趣的，如果你想粗淺了解rdna3的架構與問題。