半導體製程老實說已經脫離個人專業範圍，僅止於大學修課的程度而已
以下資訊大家圖個樂看一下就好了
個人手上不論是超頻用平台、工作站，大概有十組左右
目前都是沒辦法穩定復刻出不穩的問題，所以製程是Root cause還蠻合理的
前陣子轉發到板上的Microcode也是問題之一，不過更新BIOS就能解決
先看一下耶穌影片中提到的幾個關鍵字
1. 氮化鉭 Tantalum Nitride(TaN):
在製程中主要是BEOL(Back End of Line)中充當Diffusion Barrier和Insulating
Layer，TaN有著很好的抗氧化性，幫助Interconnect維持穩定尤其是Copper
Interconnect，簡單來說就是防止copper擴散到其他材料的barrier。
Interconnect是一種將把多個元件連接在一起的結構。
Interconnect的layout、設計對於IC的可靠度、電源效率、性能甚至製造良率都
有很大的影響。用Copper做Interconnect的好處是功耗跟Propagation delay的表
現會比較好。
2. 原子層沉積 Atomic Layer Deposition(ALD):
就是一種沉積工藝啦，主要是鍍膜用ALD鍍出來的薄膜均勻、conformal(原諒我不知道
怎麼翻這個字比較到位)，因為ALD是原子層級的控制厚度，此外也是做出高品質致密、
無針孔的薄膜重要技術。那這些薄膜的用途是什麼呢? 答案是防氧化和降解之類的問題
。
上面這兩個名詞有可能發生什麼問題呢?
A. 沉積不均勻:
如果製程參數有問題，沉積TaN的時候不均勻，那個不均勻的點就有可能變成氧化弱點
。
B. TaN氧化:
TaN剛剛提到有很強的抗氧化性，但某些條件下，例如「高溫」TaN也是有可能氧化的。
前面提到了，TaN常常用來做Interconnect的barrier，氧化了當然問題就大啦。
半導體製程還有什麼氧化相關問題呢?
1. Metal Contacts和Interconnect的氧化:
氧化是non-conductive，電阻增加和線路問題都是可預見的狀況。
2. Gate Oxide降解:
Gate Oxide變厚或是不均勻對電晶體效能和可靠度有很大的影響。
3. Interface劣化:
半導體和絕緣體之間的介面氧化，電氣特性會變差，裝置的效能當然會受影響。
4. Thin film:
例如Dielectric layer，氧化了絕緣特性跟電性都會被影響。
5. 良率:
不適當的氧化對良率肯定是有影響的
6. Electromigration:
氧化可能會造成metal line的電遷移加劇，interconnect的元件在高電流密度的情況
下會提前出現問題。
補充：可能有人會有疑問12th~14th Gen架構製程不是都一樣嗎？為什麼12th Gen問題看起
來好像比較少？因為包含製程的在內電路設計不會只有一個版本，實際上大家常常聽到的步
進(Stepping level)就是電路設計版本號。包含製程工藝、參數甚至是邏輯電路的設計每個
步進之間都有可能不同。步進這詞的由來是光刻機(stepper)。
以上
算是憑著印象寫得所以錯誤應該不少
請當好玩看看就好惹
很久沒用電腦發文，排版看起來怪怪的請跟我反應