建議直接看 AMD 的官方文字
https://community.amd.com/t5/gaming/ryzen-9000-series-community-update-gaming-
performance/ba-p/704054
其他轉貼的又沒有好解讀的實在沒必要
有相關測試和解讀的有
David Huang （他中國系網站有回更多，但是我不知道在那，只有看到別人截圖）
https://blog.hjc.im/zen-5-more-details-2.html
所以就算是最後一兩週都還算用 MicroCode 做了不算小的調整
但是 Decode 面大縮還沒寫
然後他我看不到的文章 似乎有寫 Strix Point 目前的 Zen5c 問題很大 感覺是該重
新處理的等級
Chip and Cheese 接受AMD正規樣本的一次
https://chipsandcheese.com/2024/08/14/amds-ryzen-9950x-zen-5-on-desktop/
https://chipsandcheese.com/2024/08/20/zen-5-variants-and-more-clock-for-clock/
馬上抓的問題就是 9950X IF CCD 往外只有半寬
還有 Strix Point IF 也只跑 2G，沒利用 N4P/X 去跑更高
主記憶體 Latency 大家都爛到 其實 Mobile 系的確該看 GDDR
SMT 兩個 Thread 之間和同 CCD 間的 Latency 也是大漲
算是之前就有發現的
不過桌面 Zen5 CCD 還是比 筆電的青春版Zen5 和 Zen5c 好不少
Strix Point 上 大核的 8個 Thread 間 都是 20幾ns
9950 的同CCD 16 個 Thread 間 大多 比20ns 少一點點，
同核的兩個似乎也有再少
時脈變動速度比 Zen4 好
1T/2T 模式變化很耗資源，然後1T 模式出大問題
只能用一組的解碼器，和他們之前和 AMD 聊天時說的不一樣
這個可能和BP 有關係
所以不知道啥情況