[問題] verilog競賽問題

作者: Rockwho (FFForder)   2010-02-05 18:06:20
s1:begin
...
a = a + 1;
if(a == ...)
begin
...
...
end
...
end
模擬出來的值是對的,但以reg觀念來想似乎應該要再等一個cycle
如果以真實合成出來的正確性來看,我是否該再等一個state再做判斷?
請指教~

Links booklink

Contact Us: admin [ a t ] ucptt.com