Re: IC Design Verification練習專案建議

作者: mtwi774ntn (mtwi774ntn)   2017-05-17 22:51:06
謝謝大大的回覆~這網站感覺對我實習的工作內容也有幫助,以下是實習的工作內容
主管叫我先學一下Perl,可能是我看工作內容跟驗證有關,自然就把他們聯想再一起,
以為是要用perl去抓RTL的波型或產生激勵等等......,那請問有Perl自動化Project
的網站可以建議嗎?想藉由完成一些專案來熟悉~~
1. Develop verilog netlists parser for design automation
2. Develop RDB script parser for register RTL and documents generation
作者: rxiang (rxiang)   2017-05-17 23:35:00
呃 正常來說team上或tool team那應該有用不完的scripts可以直接拿來run project 不然之前怎麼下chip的 對吧你頂多知道怎麼帶參數就好了 公司也不敢用實習生寫的tool就像前篇推文說的 有驗證的知識基礎比較重要
作者: lgen7604   2017-05-18 07:13:00
有明確的目的比較容易給建議啊,parser已經有人實作過了可參考http://search.cpan.org/~wsnyder/Verilog-Perl/

Links booklink

Contact Us: admin [ a t ] ucptt.com