※ 引述《hsnuonly (′・ω・‵)》之銘言：
: ※ 引述《isbecky27 ((暱稱))》之銘言：
面試過幾個資電碩士,
號稱 verilog 有得過牌的,
就問他們 數位電路 需要滿足 setup time, hold time 的原因
(答案應該是史密斯數位電路第三冊, 老魯記性太插),
沒人答得出來. 真是藍瘦香菇.

1F 賈伯斯還是庫克?!愈基礎 愈容易倒 常常遇到