這個7nm 大概會落在TSMC 10nm和7nm
大約2017年左右的技術
大概不夠成熟所以先用在非標準產品上
然後再慢慢磨良率
7nm DUV 絕對做得出來
只是要用SALELE Quadruple patterning
上一個這麼做的公司製程delay了五年
良率瓶頸在蝕刻而不是在微影
不用EUV是量產不出來sub 7nm以下的製程
與其來討論SMIC會不會搶台積或聯電的市場
不如來賭Samsung 的GAA會不會有外部產品使用
假如成功那台積就會受到很大的壓力
GAA帶來的效益跟當初第一次使用FinFET是差不多的