[討論] 系統設計工程師=FPGA驗證?

作者: canxx (希望工程師)   2013-08-18 22:30:59
前輩們好, 我最近接到台廠design houre面試邀請, 但不太懂工作內容想請教,職缺是:
[系統設計工程師]
Camera SoC系統開發與驗證等工作
具2年以上Camera軟硬體系統開發經驗為佳
應徵條件:大學以上,電機、電機與控制、自動控制、通訊工程、電信、電子相關科系
我之前是寫手機driver, 對這塊不太熟悉, 但很想進這家公司, 想多請教前輩的看法,
希望面試會更順利 ^^
查了資料後,"我猜" 主要任務為FPGA驗證, 也就是:
1. 在 SoC designer 寫好 Verilog 之後, 著手驗證 FPGA, 需要非常熟悉 SoC spec.,
接著寫c code燒錄到FPGA驗證各功能, 撰寫test plan, test case, 製作測試報告
2. 須熟悉 EDA tool (網路查到有Synopsy/cadence, POWERPCB/PROTEL/ORCAD)
3. 須熟悉 C/C++, Matlab, Perl, Tcl, SV, systemC
4. 需有電路設計概念
以上需求,除了C/C++之外都不會(怎麼會找我面試阿 >.<),不知這樣猜測正確嗎?
如果轉到 FPGA 驗證工作, 是否有 SW RD 轉 SW QA 的感覺呢 (因為偏驗證工作),
另外想請問,我的driver背景對此職缺有幫助嗎?
以上...謝謝大家..
作者: jannine (小肥羊)   2013-08-18 23:50:00
幹嘛想那麼多...把公司名po出來就有人告訴你答案了
作者: plsung   2013-08-18 23:56:00
我也是做FPGA驗證,不過我要用verdi debug接線打通FPGA版RTL
作者: plsung   2013-08-18 23:58:00
simulation提供designer debug,還要繞identify幫designer抓
作者: plsung   2013-08-19 00:00:00
訊號出來看,或改RTL拉訊號出來接scope給designer看,還要繞
作者: plsung   2013-08-19 00:01:00
繞fpga image給軟體驗firmware...
作者: plsung   2013-08-19 00:05:00
因為要跑simualation,還是要trace RTL看chip的power sequen
作者: plsung   2013-08-19 00:06:00
e的FSM,reset sequence和ASIC/FPGA的clock tree架構...
作者: plsung   2013-08-19 00:09:00
不過我的工作只做驗證,是不能動ASIC版的RTL...滿鳥的工作
作者: plsung   2013-08-19 00:13:00
有時軟體RD無法讓firmware帶起FPGA image,還要猜firmware死
作者: plsung   2013-08-19 00:14:00
在哪一段code來判斷是合成參數不對還是記憶體size繞不對...
作者: plsung   2013-08-19 00:18:00
最慘是當最新版RTL進來,一個禮拜繞不出軟體RD可帶firmware的FPGA image就準備被軟體和PM開會痛罵...
作者: plsung   2013-08-19 00:21:00
所以當RTL進版的一個禮拜每天繞FPGA到半夜兩三點就為了隔天
作者: plsung   2013-08-19 00:23:00
有image可以試...才一年肝指數膽固醇高血壓全冒出來...
作者: lave70   2013-08-19 00:23:00
pl大 早點休息囉 明天還要上班
作者: analyzer (我是台儀器)   2013-08-19 11:02:00
p大做的我們公司就hw designer通包,hw包FPGA/ASIC驗證
作者: analyzer (我是台儀器)   2013-08-19 11:03:00
identify自己抓要不就抓給FW看,看來是我們chip太小顆
作者: gigli (gigli)   2013-08-19 21:47:00
plsung家的designer好懶,或是說很爽,是M的當紅炸子雞部門嗎?
作者: plsung   2013-08-20 00:00:00
不是M,因為chip大所以分工割得比較細,designer們爽是因為打
作者: plsung   2013-08-20 00:01:00
雜的事都被我們部門包下了...
作者: plsung   2013-08-20 00:05:00
designer爽自然流動率低,我因為只做打雜每天想走卻因為沒有
作者: plsung   2013-08-20 00:06:00
做到design要換工作變很困難...
作者: plsung   2013-08-20 00:17:00
一是年紀大,二是像C或C++也沒熟到可以只做系統驗證...
作者: jannine (小肥羊)   2013-08-20 02:06:00
同一間公司不同bu的SD都不太一樣了,更何況不同公司..
作者: macotolui (YML)   2013-08-20 11:52:00
pls大的工作內容跟我蠻像~不過我還要兼做IP就是...
作者: gigli (gigli)   2013-08-20 21:19:00
我倒覺得如果只會寫verilog/simulation,看waveform debug
作者: gigli (gigli)   2013-08-20 21:20:00
這樣的designer,替代性很高沒有什麼競爭力,不過沒有要換工作就沒有競爭力的問題就是了

Links booklink

Contact Us: admin [ a t ] ucptt.com