作者:
x0315x (祐子)
2014-02-10 22:14:09各位科技板上的大大你們好...
小弟是剛步入社會沒多久的菜鳥一隻..
日前有幸錄取了驗證工程師一職...
不過小弟本身是電路設計出身..
對於 SystemVerilog 跟 UVM 可說是完全沒有接觸過...
所以想請教一下板上的大大們..
有沒有推薦的關於 Design Verification 的入門書可供學習及參考!?
謝謝^^
作者: happynesssyc (罷) 2014-02-10 22:38:00
原PO超強 是某大外商
Chris spear systemverilog for verification
UVM 去 verification academy 網站
作者:
ist123 (123)
2014-02-11 17:23:00借本文一用 請問這個工作到底是在做甚麼的呢? 版上資料少感謝大大指導
作者: x0315x (祐子) 2014-02-11 21:14:00
感謝三樓大大的提供
作者:
stkeiko (笨笨狗)
2014-02-11 23:14:00寫pattern找IC的bug