Re: [請益] 關於DRAM工程師與一般邏輯電路廠的差別

作者: ghost008 (0080)   2014-05-18 17:40:21
※ 引述《cookies12 (餅乾的餅乾藏在餅乾盒裡)》之銘言:
: 想請問一下
: DRAM場跟一般邏輯電路廠(台積、聯電)
: 學到的半導體製程是很不一樣的嗎,就是不能跳來跳去這樣?
: 還有就是邏輯做到22nm,DRAM是沒做到那麼小嗎?
: 還有一個選工作的問題
: 當工程師做電性分析與做製成整合
: 哪種比較好學到的有用的東西(認為是好升遷轉公司的)!
: 萬分感謝你
睡飽了,來簡單回答一下你的疑問
1.半導體製程在互通的情況下能否互跳
一定可以互跳,差別只在於機台使用以及Rule的改變
但整個製程的定位不變
2.邏輯跟DRAM技術上不一樣能否互通
可以互通,即使是22nm製程,也不是每個客戶的專案都會用最先進製程
所有晶圓廠都有數種標準製程可供客戶選擇
3.電性分析與製程整合哪個有用
電性分析的單位要在完成製造後上陣
PIE 轉 分析單位就像是RD轉FAE一樣,擁有加分作用
假設分析一組Icc漏電流過高,你若是知道這個元件經過哪些製程手法處理
透過x-ray或是切die的方式,就可以確認在哪個環節出現問題
甚至觀看表面Pattern 也可以找到疑似burn out的痕跡
最後可以追到哪個時間點哪個module在什麼時候改了機台哪組Recipe造成的
或是Design Rule是OK的但對該產品是不利的(如電阻寬度符合Rule但應用上仍嫌過小)
我覺得版上其他人都離題太遠
製程技術不是三言兩語就能解釋,同一個產品放在不同代工廠
即使用95%相似的Design Rule都會有不同程度的差異(5%是買斷或獨佔的專利技術)
光是一個換酸時間與濃度不同就能造成一堆難以預期的問題
還有AP供應商的差異,機台新舊程度,機台廠商客製化程度等等因素
不過我知道Design House 的RD應該是會覺得沒有差
因為晶圓廠永遠不會給出有問題的WAT Report
作者: jshuang (guest)   2014-05-18 17:48:00
推最後一句 XD
作者: melzard (如理實見)   2014-05-18 18:14:00
晶圓廠給出有問題的WAT Report不就是自殺行為嗎XDDD
作者: melzard (如理實見)   2014-05-18 18:15:00
WAT真的有問題的lot 才不會給出貨, 當然看不到啊
作者: dreamerx (!!!)   2014-05-18 18:39:00
作者: batista1980 (生活要精采)   2014-05-18 18:59:00
推最後一句
作者: batista1980 (生活要精采)   2014-05-18 19:01:00
其實分析的重點是定位 即使有PIE背景很多東西還是要從頭有design背景其實更有用
作者: batista1980 (生活要精采)   2014-05-18 19:04:00
不過foundry都做客人的design不是自己的 很多時候其實客戶要先幫妳做些電性跟電路分析
作者: cookies12 (餅乾的餅乾藏在餅乾盒裡)   2014-05-18 21:50:00
感謝回覆
作者: sqt (深海)   2014-05-20 22:19:00
推末句. 什麼都能改.什麼都不稀奇.

Links booklink

Contact Us: admin [ a t ] ucptt.com