■ 前言
小弟是四大電機碩，目前碩一升碩二，在暑假尋找研替，準備的過程中在本板參考前
人們的心得獲益良多，現在面試告一段落，結果也紛紛出爐，我整理了一下面試的心得，
希望能回饋給未來也想找研替的板友們。
■ 事前準備
我從八月中開始在104和1111投遞履歷，陸陸續續也收到一些公司的面試邀請，事前
的準備是不可少的，除了完整的履歷、自傳和成績單，我為面試準備了一份ppt，裡面主
要是放我研究所的研究內容和曾經做過的一些project，主要就是放一些能展現你過去成
就和專業能力的東西，雖然會因為各公司面談的形式和職缺的不同，準備的內容不會全部
用到，但總是有備無患，被問到還有東西可以講，被問的內容也會比較好掌握。我主要面
試的職缺是數位IC設計相關，最後有面試到的公司有：聯發科、晨星、瑞昱、群聯、絡達
、台積。
由於面試官通常也會看著成績單問一些專業，或討論修課的內容和心得，我建議針對
面試的職缺，對專業科目進行重點複習，如果是數位IC設計的話，就是基本的邏輯設計、
verilog寫法、setup/hold time的概念等等。也可以試著找一些面試考古題，像是板上就
有很多這方面的資源，我個人覺得出題方向八九不離十，我在面試過程中甚至有遇到完全
命中的題目。
■ 群聯
群聯公司位於竹南，附近滿荒涼的，是我面試過程中最好停車的公司XD，但人資說好
處是不用忍受竹科可怕的上班車潮，而且竹南園區附近最近也有在開發，未來機能會變得
更好。我面試的部門是做interface的，根據面試官的說法，部門的分工不會很細，每個
人能接觸到的比較多，也會碰到一些PHY、driver的東西。面試官表示，群聯目前的組織
目前還算比較平整，底新雖然普通，但是分紅很夠力，分紅會因為績效差距拉比較開，前
段班會有發哥等級，且他認為群聯在SSD這塊市場至少五年內還是很有競爭力。整體來說
，面試過程還滿輕鬆的，沒有白板題，面試官很親切，還會分享一些業界工作的心得和經
驗。
面試內容：
由我先介紹一下我的研究內容，組長簡單問幾個問題了解一下，然後問我RTL coding
的經驗，做過最大的design大概多大。之後開始介紹公司、部門和工作內容，最後人資會
再來聊天，問一些人生經驗藉此了解人格特質，工作待遇之類的也可以提問。
結果：Offer get
■ 晨星
晨星位於竹北台元科技園區，剛踏入公司就對他們櫃台印象很差，態度很冷淡又心不
在焉的感覺，但有認識的人來櫃台又超熱情的哈拉，面試過的公司就這間櫃台會這樣。我
面試的部門是TV(我沒有做壞事…)，面試官表示他們是純數位的design team，只做到合
成，且強調他們的團隊很重視team work，新人會從做一個小IP出發慢慢做training，最
後目標是能掌握整個project的flow。面試過程中，兩度提到我在不在意工時(言下之意…
你知我知)，會問白板題，對我的研究內容問的問題也都滿practical & critical，會從
實做、量產的角度來看，提出一些在學校做研究可能會比較少想到的問題。問問題的時候
面試官氣場還滿強的，但不要被嚇到不敢回答，就算不會，努力擠出一點東西，面試官會
幫忙解答，之後介紹工作內容就滿親切，認真聊真的會很有收穫。
面試內容：
由我用筆電先報告約20分鐘我的研究內容，之後面試官提問，問得差不多後就是白板
題，最後是工作內容介紹和Q&A，以下是問題內容。
- 除頻器(除以3)verilog如何實現?
- 簡述做過最大的RTL design
- ATPG是否可以測function?
- 為何會有meta-stable? 如何解決?
- 數位design降頻怎麼做? 會遇到甚麼事?
- Multiple clock domain會遇到的問題?
結果：offer get
■ 瑞昱
瑞昱公司滿氣派的，真的有國際大公司的感覺，看板上的心得聽說特愛考機智問答，
我準備很久，結果…沒考=_=。我面試的部門有兩個，MM和CN，安排在同一天面試。首先
面試的是MM部門，面試官非常非常非常詳細的介紹了瑞昱的組織(三大事業群)、各部門的
產品和現況(真的很詳細)，然後說明他認為瑞昱與其他公司風氣的不同(較為自由)、優勢
和劣勢等等，能感受到面試官對瑞昱的強烈認同感，也很明白的跟我說薪資待遇。CN部門
的面試官講起公司，也表示就工作時數和薪資而言，CP值很高，薪資還叫我去看ptt前陣
子的薪水分享文，原來是鄉民面試官XD。我面試過的公司裡，我覺得瑞昱的面試官對於自
己公司的認同感最強，氣氛我認為也很棒，面試官不會有種高高在上的感覺，反而覺得是
一種一起討論學習的感覺，練功房真的名不虛傳。再看看板上的DontGoRTK，真的是一間
瑞昱兩個世界嗎?
面試內容：
先報告約10分鐘我的研究內容(沒有投影機，只能用紙本講)，之後面試官提問，再來
就是白板題，最後是工作內容介紹和Q&A，以下是問題內容。
MM：
- 寫出setup/hold time不等式
- 為何setup time中有Tclk而hold time沒有?
- 為何cell library中hold time為0或是為負?
- 兩個latch如何組成DFF，為何此DFF的hold time可以為零?
CN：
- 畫出digital完整design flow以及各階段用過的tool
- 問setup/hold time定義 如果violate會發生甚麼情況?
- 如何解決meta-stable?
- setup/hold與clk cycle是否有關係?
- 簡述design compiler的SDC檔內應有哪些constraint
結果：沒消息 可能是無聲卡
■ 絡達
絡達發給我面試信的時候，我還去估狗了一下才知道這間公司，主力產品是藍芽，也
有做wifi和手機的PA，和MTK跟Mstar有很強的合作關係，是MTK的子公司，目前還沒有上
市，公司就在MTK附近。公司前陣子才換了之前雷凌的主管群進來，據面試官說法，是個
正在起飛的小公司，面試官對公司的前景頗有信心，想複製雷凌的成功經驗。工時和薪資
我覺得都還不錯，由於還沒上市，據說有股票拿。面試官表示他們要找的人沒有很多經驗
沒有關係，只要學習能力夠強，進去再學沒有問題。
面試內容：
大部分時間都是面試官在介紹公司分工、產品和現況，滿詳細的，對於我的研究沒有
問太多，白板題只有一題。
- 如何實現FIFO? 請圖解硬體架構並以verilog實現
結果：Offer get
■ 聯發科
我面試的部門是位在竹北台元的WCN，前身是雷凌，主要是做AP、wifi相關，之前的小
米路由器他們也有做。軟韌體和硬體部門我都有投，兩個部門同時進行面試，由於有軟體的
部門，所以面試前會先考一張C的考卷，不會太難，主要就是一些debug的問題還有array
的用法。硬體部門主要是做ARM的platform desgin，聽完面試官介紹，感覺分工真的很細
，也難怪其他公司說起MTK就會一直打這個點。MTK的面試官們氣場很強，氣氛感覺比較不
那麼輕鬆，對於自己的研究要有相當的把握，不然會被問倒。
面試內容：
自我介紹和研究內容介紹後，問題主要環繞在介紹的內容，會看成績單問一些修課相
關的問題，也會問一些職涯規劃的問題。以下是面試問題。
- Design compiler中如何設定Multicycle path (setup,hold)
- Cache為何可以加速CPU
- 如何保持Cache coherency
- 寫過最大的RTL / C
結果：Offer get
■ 台積電
台積電今年的研替面試與其他design house比起來算晚的，我已經都面試完其他家了
才收到台積的面試通知。台積面試的部門是DTP，面試地點在台積七廠，部門內總共有五
個子部門要面，輪番上陣的結果是我從早上九點面到下午四點，還有面試地點在其他廠的
，也有面試官在國外還透過電話面試的，大概是最累的一場面試了，但也足見台積電規模
之龐大。工作內容主要是跟design的後段相關，主要就是先進製程的cell library的
layout、Test chip還有design flow的開發，會需要和process的人合作。面試過程幾乎
都是主管在介紹，會問一些問題來知道你的背景和經驗，基本上氣氛算輕鬆，需要做英文
和性向測驗，最後會有專業的人資來做最後的面試，問一些人生經驗、未來規劃等等，面
試前回傳的表格中的問題幾乎都會問到，建議回憶一下自己當初的答案。
結果：面試官表示九月底公布
■ 結語
忙了半個月，終於把未來的工作找好，感謝一路上相助相伴的人，也感謝tech_job板
樂於分享經驗的前輩們，文章中有一些是我個人的看法，有一些是轉述面試官的說法，請
讀者自行參考與斟酌。