小弟 116電機碩畢
最近剛面試完 無聊來賺個P幣
由於剩兩個月退伍，所以把履歷打開，開始找工作
公司詢問的熱絡度比我預期高出許多，畢竟我離退伍還有2個多月
打來詢問的公司:群創光電、華碩、智原科技、芯鼎科技、捷達科技、凌華科技、
金麗科技、威盛電子、晶元光電、松翰科技、聯陽半導體、奇景光電、群聯電子、
厚翼科技、知億科技、奕力科技、新唐科技、聯詠科技、晨星半導體、祥碩科技、
新代科技、德州儀器
而有答應面試的有: 智原科技、芯鼎科技、威盛電子、群聯電子、晨星半導體
首先第一個面試的是 智原科技
公司大廳真的是蠻氣派的 不愧有個富爸爸，人資也算是稍有水準
而且值得一提的是大廳左轉有一面白色的牆，上面刻所有著名design house的英文縮寫
一開始做做簡單的性向測驗，而我因為有多益證明所以不用考英文。
接下來就是三個部門的面試:高速傳輸介面、多媒體IC設計、ASIC Consultant
第一個部門的主管都笑笑的，主要叫我自我介紹，然後問碩士論文有關的問題
以及設計過那些Design，然後簡單問一下Setup time、Hold time的觀念
最後就是介紹他們部門主要做什麼，客戶有誰...等等。
第二個部門先叫我自我介紹，介紹完後考一題上下數器，只能用一個加法器
而且不能靠EDA tool，又靠coding style來化簡。
如果各位有興趣，我在說怎寫 不過蠻簡單的。最後就是介紹他們部門與競爭對手。
第三個部門主管一進來就介紹他們部門，然後就問有沒有興趣，
這個部門"聽說"好像是爽缺中的爽缺(ASIC Consultant.)
結果:二面通知
智原複試:
我一開始以為這次的二面應該會很輕鬆，結果部長算是蠻嚴肅的
一進來叫我坐下，就直接說:那我們來考幾個問題吧!
一開始先考一個edge trigger，然後Setup time hold time
再考一個8K的SRAM拆成兩個4K的SRAM，應該如何設計
最後考一下Crossing clock domain的概念，最後問有沒有問題想問他。
結果:口頭offer
第二個面試是威盛電子(VIA)
去面試的時候，剛好人資請假，所以就由主管直接接待
一開始也是做做性向測驗，是用紙本的(跟智原的專業度感覺有差)
主管也蠻嚴肅的，一開始先叫我介紹，然後介紹一下有關硬體設計的課程。
之後就考了setup time、hold time，mealy moore machine、以及卡諾圖化簡
然後介紹他們公司，主要做影像壓縮的技術，
最後談一下他們offer就是 45k/month 不保14(如果不能透漏，我再修掉)
結果:口頭offer
第三個面試是芯鼎科技
芯鼎其實就是凌陽的子公司，
一開始也是做性向測驗，然後英文測驗，以及考卷
其中考卷包含經典的糖果紙、誰說謊、天平、以及Design compiler的set_input_delay、
除3電路、code的debug等
然後就等主管近來，主管蠻年輕的，也是叫我談一下有關數位IC的修課內容，然後碩士論
文。
最後簡單介紹一下他們team的運作，主要也是做codec的影像壓縮
結果:通知二面
第四個面試是群聯電子 eMMC部門(竹南)
一開始進去人資會先進來跟你聊一下，
例如:
遭遇過什麼困難、如何解決、人格特質是什麼呀、個人的優缺點...等等
順便問一下能接受的薪資範圍大概多少，順便強調一下我們這的薪水不輸聯發科XD
然後給你一張性向測驗作答，之後就等主管進來了。
主管問幾個問題:
(1)用NMOS、PMOS兜出一個inverter、NAND
(2)關於Setup time的問題
(3)除頻電路、Blocking Non-blocking、XOR truth table.
最後就是介紹他們部門主要做什麼與誰合作等等。
結果:offer get
最後一個面試是晨星半導體(竹北)
晨星比較特別的是自己要帶自我介紹的投影片
投影片包含個人簡歷與碩士論文
主管對碩士論文的硬體部分提出比較多問題
最後就考一個Verilog。
題目:
輸入為1後，需要過2個Clock，輸出才為1，並維持3個Cycle
寫完Verilog code後，要求你畫出Gate-level
考完專業後，一樣是介紹部門，還有聊聊天
結果:offer get
由於面試到最後真的蠻累的(精力與金錢)，
而且正在服役中，假特別難搞。所以聯詠與新唐科技的面試就推掉了
還有幾個大廠，如聯發科，瑞昱也沒去投履歷。
結語:
人生總是充滿意外，原本就學期間最嚮往的是聯發跟聯詠科技
最後有面試邀約卻拒絕了
以上，希望對將要面試的人有幫助
最後給要面試的新鮮人幾個建議:
(1)主管進來的時候，可以先站起來(禮貌問題)
(2)可以主動要求自我介紹
(3)盡量保持自信，眼神不要恍惚