Re: [請益] 高階合成HLS 台灣的Design house有用嗎

作者: leftgirl (就是愛穿短裙逛街)   2015-07-11 23:39:15
※ 引述《conbanwa (偶而崩潰一下有助紓壓)》之銘言:
: 如題 小弟因為要報PAPER 所以無意間發現這個東西
: high level synthesis 高階合成
: 指以高階語言描述電路 並轉換為RTL Code
: 維基上面寫約略80年代就有開始發展 但大多都不太成功
: 直到最近兩三年 Xilinx 的 AutoESL's AutoPilot 這套工具算是有比較大的進展
: 想請問這東西的未來 因為上網了看了許多PAPER與文件 發現對於不同層級的設計者
: 從高階語言與硬體描述語言之間看法與實作上的歧異
: 高階合成的概念似乎有它的價值在 想請問各位先進這東西將來在台灣有搞頭嗎
: 因為聽前人所說目前電路設計依然是verilog VHDL為主 謝謝大家
high-level synthesis(HLS) 我略懂,可以分享一些訊息給你。
如果你是要做 HLS核心演算法的研究(scheduling, resource binding等),建議不要。
paper已經很難發了。如果是要做更上層(System-level)的研究,那還有一些發展空間。可參考 UCLA
Jason Cong實驗室發的paper,他們有一些結合 HLS 研究。
如果對HLS歷史背景有興趣,可以參考 "High-Level Synthesis: Past, Present,
and Future, 2009"這篇論文,裡面有探討過去HLS失敗與最近HLS比較成功的原因。
目前主流的HLS Tool有
Synopsys Synphony C Complier,其前身叫做 PICO,從Synfora買來的。
Cadence C-to-Silicon Complier and Cynthesizer,Cynthesizer是從Forte Design
System買來的
NEC CyberWorkBench
Calypto Catapult C。Catapult C本來是Mentor Graphic的Tool。
Xilinx Vivado HLS,其前身是AutoESL's AutoPilot。
業界有沒有人用?有,國外和台灣都有。
有沒有真的Tapeout?有,國外台灣都有。
有沒有搞頭?真的只有天知道。
目前RTL仍是設計主流沒錯,畢竟這是大家熟悉的東西。用SystemC / C 來設計電路,
對大部分的designer來說仍比較陌生,畢竟HLS需要一些learning curve,大家在公
司schedule都很緊的情況下,不見得有空來學這個。此外,HLS要跟目前RTL flow整
合,還有一些技術不夠成熟。(如:C-to-RTL equivalent checking, ECO issue等)
這些都是HLS還無法全面打入市場的原因。
作者: bbuc (C&C++完美經典)   2015-07-12 01:44:00
我聽說台灣的B有在用 但這些問題怎麼解就沒聽說了
作者: wait (有言論自由!?)   2015-07-12 07:11:00
簡單的一句話 RTL合出來的designer差不多知道是啥 SystemC/C只有compiler知道合出來是啥...
作者: conbanwa (吱吱山的奶彈洨妹)   2015-07-12 08:43:00
謝謝你提供的資訊!!!

Links booklink

Contact Us: admin [ a t ] ucptt.com