工商時報【涂志豪╱台北報導】
全球第二大晶圓代工廠格芯（GF）決定無限期擱置7奈米投資計畫後，7奈米及更先進製程
晶圓代工市場將呈現台積電及三星雙雄競逐局面。台積電結合旗下創意分進合擊，三星則
與智原擴大合作，明年可望在7奈米及8奈米市場搶下多款ASIC訂單。
■想對抗台積電、創意聯軍
三星集團去年將晶圓代工事業切割為獨立晶圓代工廠Samsung Foundry後，同步建立了先
進製程整合服務的（Samsung Advanced Foundry Ecosystem，SAFE）完整生態系統，並尋
求合適的特殊應用IC（ASIC）合作夥伴。智原今年1月加入三星SAFE體系，不到半年時間
就完成了數顆10奈米區塊鏈ASIC設計定案，三星因此決定與智原在ASIC市場擴大合作。
三星除了在未來幾年在先進邏輯製程上予以智原完整支援，也提供在記憶體及先進
2.5D/3D封裝技術的奧援。三星攜手智原，就是要在ASIC市場對抗台積電及創意聯軍，並
進一步爭取包括蘋果、亞馬遜、Google、思科等系統廠或網路廠ASIC訂單。
事實上，三星近期更新了晶圓代工先進製程技術藍圖，今年推出支援極紫外光（EUV）微
影技術的7奈米鰭式場效電晶體（FinFET）製程，也將新增採用浸潤式微影技術的8奈米
8LPU製程。同時，明年還會推出支援EUV技術的5奈米及4奈米FinFET製程，以及可支援嵌
入式射頻（+RF）與嵌入式磁阻式隨機存取記憶體（eMRAM）的18奈米全空乏絕緣層上覆矽
（FD-SOI）的18FDS製程。
至於被視為可以取得FinFET電晶體架構的全環繞電晶體（Gate-All-Around，GAA）架構，
三星預估會在2020年推出採用GAA架構並支援EUV技術的3奈米製程。面對台積電在先進封
裝技術上的積極卡位，三星推出可與台積電整扇出型晶圓級封裝（InFO）抗衡的
FOPLP-PoP封裝製程，以及與台積電CoWoS封裝製程相抗衡的I-Cube封裝製程。
再者，三星集團本身擁有龐大的DRAM及NAND Flash產能，明年將推出異質晶圓同尺寸完整
堆疊的3D SiP封裝。
■智原的ASIC設計能力助威
智原表示，今年1月加入三星SAFE生態系統，搭配完整驗證的矽智財（IP）解決方案，使
客戶的ASIC在三星FinFET製程技術中得以快速實現。三星晶圓代工和智原ASIC設計服務的
結合，將加速客戶在創新應用擴展，並提升晶片效能以及市場競爭力。
https://bit.ly/2NBxqWr