作者:
z010012 (178GeminiGiant)
2020-12-21 15:15:03各位好
最近收到gg STD layout 的面試邀請
看板上好像沒有這個職缺的資訊
所以想詢問一下大概工作內容？
而且我是固態畢業的
不知道會不會只是人資衝業績@@
希望比較了解gg layout的前輩們可以分享一下～
謝謝
作者:
s11qs4 (小玄)
2020-12-21 15:27:00可以先看車了
作者:
Jimmynick (Jimmynick)
2020-12-21 15:42:00祖墳冒煙
作者:
roger2 (愛情販賣機)
2020-12-21 15:47:00去面了才知道 你也沒其他選擇
作者:
goodga ( )
2020-12-21 16:41:00你要左邊的保時捷 還是右邊的法拉利
作者:
piyieen (Nightshift24)
2020-12-21 16:57:00請左轉車版
工作內容就畫layout, 薪水跟Dtp其他rd一樣, 也有Dtp的每月加給, 比進fab爽很多了
作者:
lasd (@@")
2020-12-21 17:33:00爽，產線三寶羨慕嫉妒
作者:
andyping (19930905)
2020-12-21 19:29:00好想去 沒有tape out壓力 但standard cell 嚴格來說不好畫 算pitch之類的東西 高度一樣之類的因為這種layout 需要釋出給其他design house 做apr用
作者:
apttman (批踢踢人)
2020-12-21 22:21:00爽領錢
作者:
bensheep (傑克的照片 ^Q^)
2020-12-21 23:17:00祖墳冒煙是好還是壞啦std cell 就是壓縮到爆, lib 仔細K
作者:
andyping (19930905)
2020-12-22 10:25:00回原po virtuoso or layout 以及calibre 驗證 大學有修過vlsi應該會有概念打錯laker發展來說只要製程沒有停止發展 就會需要這個工作 所謂apr是指用A fab的std cell library 進行自動繞線 但library 裡面的layout 還是要人工不然會很燒錢
作者:
babuarea (Buck911)
2020-12-22 13:09:00面過無聲卡一封，後來接到產線製程面試，完全亂槍打鳥
作者:
qaz5162 (鄉巴佬)
2020-12-22 13:36:00ic廠要有整合經驗吧 這跳design house不一定吃香
作者:
andyping (19930905)
2020-12-22 14:11:00沒錯 whole chip跟fab layout 是兩回事
作者:
Qcloud (Direction)
2020-12-22 18:53:00這個很賽喔不過比產線那群人好太多了 哈哈
作者: konkona (土雞) 2020-12-22 18:54:00
會問這問題代表完全沒有概念
作者:
andyping (19930905)
2020-12-23 13:29:00再補充一下 whole chip通常都是mixed mode circuit 居多 像analog 蠻多注意事項 mos matching 或是metal 的線寬之類的 不是驗證過就可以了 線寬太細IC燒掉就GG惹甚至乾淨和髒的訊號有些必須要分開擺都有