各位前輩好，小弟當初受到版上許多面試資訊的幫助，所以整理我面試經驗回饋版上，主
要是研替面試聯發科數位IC設計。
背景
===================================================================
四大機械系+四大電子所
學碩成績排名中上(15%左右)
實驗室主要做訊號處理與硬體相關
準備
====================================================================
看板上精華區相關面試心得準備
然後有做一份投影片(自我介紹+研究所修課專題+研究內容
然後我也大概複習了過去修課內容(數位電路+計算機組織+通訊
面試
====================================================================
我是到聯發科網站投履歷應徵
大約過了快兩個禮拜才寄信通知我面試時間
面試前要填心理測驗跟完成多益英文考試
這次總共面了八個部門 面了兩天
第一天到竹北面了ET CTD 第二天新竹總部面了剩下六個
1. ET CTD竹北
主要有問setup time hold time解釋
Clock skew是什麼
Clock skew對setup time hold time影響
另外還有問我OFDM的原理跟優點(有點嚇到 沒準備數位通訊
都是基本觀念題
都還可以回答
2. WCT ADCT SPD 手機產品設計部門(忘記名字了 主要負責天璣系列好像
第二天第一場面試 被電很慘XD
首先從我專題延伸去問
主要是專題使用的方法不好
要我腦力激盪想其他更好的解法
中間來了好像是大主管(因為我看其他面試官對他畢恭畢敬
一坐下來就要看我大學成績單(大學機械系 他想檢查我修課相不相關QQ
接著一直問大學專題經驗(沒複習這塊QQ
遇到什麼問題 怎麼解決這樣
其中有問電子學專題用了幾顆電晶體
我整個傻住 回答大約數目結果被教訓說自己tune過的電路不可能忘記有幾顆
這場結束 心裡只覺得沒複習大學專題很嘔…
3. CAI CTD新竹總部
有問FPGA問題
主要不會太深 大概就FPGA優點是什麼 跟ASIC差別
另外還有問post layout simulation跟gate simulation差別
4. MM
主要問我研究內容然後給我意見
也看我修了什麼課
然後問我通訊跟影像哪個比較有興趣
比較多都是聊天
跟前面比輕鬆很多
結論
====================================================================
等了很久 過了一個月才拿到offer(WCT)
結論就是研究所跟大學做過的專題都要好好複習一下= =
然後也要事先想一下專題內的問題
有沒有其他更好的方法可以解決
這次面試也讓我看到很多方面的不足
也發現學校學的跟業界真的有段落差
需要更充實自己
以上