Verilog支撐了ic設計產業40年
挺過了HLS, SystemVerilog等新方法的衝擊
如今是不是也快走到盡頭了?
隨著晶片複雜度不斷提升,單純用Verilog描述硬體是不是已經有點不夠用。不少人都對Ver
ilog貧弱的功能感到不滿,因而發展新一代HDL
chisel3,SpinalHDL等都聲稱自己是真正的HDL,能描述硬體,基於Scala強大的功能,這些
語言開發ic會比以往簡單許多,而且幾乎都有開源工具讓人使用
Verilog被取代的可能性,是不是可以開始討論了
台灣有公司開始研究這些新一代的HDL嗎?