APR的路不但不會比較窄，在業界反而是越來越搶手
原因下列幾點
給你參考
1.製程難度越來越高，需要更專業的APR:
早期製程較low，又有EDA tool輔助，
Physical design難度並不高，一個APR做兩三個案子不是問題
因此大部分公司都不會釋出太多APR的職缺
後期製程上升，到了40,28nm這些先進製程，加上電路複雜度日趨上升，
邏輯閘數目越來越多，加上要兼顧的design rule，
完成一個案子的時間也越來越長，使得APR必須需要將
一塊完整的晶片分割開來做(業界稱partition)
才能得以完成一顆晶片，但公司要賺錢，案子量不會變少，
所以APR人力需求量越來越高
目前也業界有很多fully layout轉APR的例子，
因為他們有很好的Physical觀念，在後期的DRC/LVS具有優勢
加上在業界耳濡目染，只要稍微加強數位timing的觀念，
通常在工作上會比普通的APR更得心應手
2.Back-end觀念在學界不普及
跟僅需大學學歷就可做的fully layout比起來，
APR需要更多的數位IC deisgn flow觀念跟實作經驗
而這些觀念在一般大學電子電機並不普及
此外，APR不像layout，僅需設計幾顆inverter及即可練功，
數位ic flow需從frond-end verilog設計開始學習
若時間足夠，繼續往下做back-end，才有可能學到你說的APR
這些，需要到研究所才有時間跟精力去學習
所以你說要在碩士班研究backend是不實際的
因為你必須先在研究所了解數位frontend
或是在業界有相關fully layout的metal觀念
才得以進入APR的領域
而研究所教授，因為不了解後段在業界的重要性不如以往，
加上APR薪水確實比RD少一截，一般都會建議已經碰過ic deisgn flow
的學生往frondend走
即便是外面的自強基金會
也鮮少有APR的課程
4.APR難以練功
數位Back-end從APR, STA timing 分析到解DRC/LVS
會用到相當多的tool，一般這些tool的license有限，
需要到研究所或是公司才有可能接觸到
5.APR難度上升, 時間被tape out schedule壓
雖然APR不用像RD吃了很多腦力去design一顆chip，
但在操作軟體上，比起RD卻需要更多的時間跟精力
其中之一就是要學的工作站軟體很多
再來就是一個案子從setup, floorplan, place&cts&route (俗稱apr)
到STA timing分析，每個階段都需要長時間
雖然這過程都需要RD的輔助，但實際上在try&error的APR
為了不讓Tape out schedule dealy，需要大量利用時間
讓工作站不停的運轉，但是一但Tape out過後，APR
就有一段長時間的休息，直到下一個案子到來
所以有很多RD會認為APR是很輕鬆的
也有很多人認為APR是很操的
端看公司產品的難易度
※ 引述《pooboy01 (一點小聰明)》之銘言：
: 權限問題代朋友po
: 各位前輩好
: 平常會常來科技版看一些資訊
: 目前碩一，想研究的方向是IC 流程 back-end的部分
: 對於Physical design APR方向比較有興趣，
: 但屬較後端部分，有爬過文了解一下目前現況，
: 但文章資訊比較少，想發文請教出社會的前輩們，
: 未來晶片朝向更細微nm已經到了極限的地步，
: 對於未來實體設計也變得更加困難，但對此領域還蠻喜歡，
: 請問前輩如果現在想走APR方向，路可能會比較窄(?)
: 未來APR需求量會不會變得很少，因為走這條路比較算要走的精(?)
: 對於目前碩論方向，值得做這方面的研究嗎?
: 懂得不多，請前輩不吝指正
: 謝謝~!