[理工] 計組-pipeline觀念 kkk999 PTT批踢踢實業坊

[理工] 計組-pipeline觀念

作者: kkk999 (HAHAHA) 2014-10-14 22:43:39

為何pipeline是5層而不是其他層?
查詢網路不知道這句是不是關鍵
"典型的RISC管線被分解成五個階段"
那為何典型的RISC管線又要被分成五個階段?
請教各位大大謝謝

作者: qoojordon (穎川琦) 2014-10-14 22:50:00

張凡講義的說法是每個pipeline stage之間的最大工作時間不能太長 , 否則pipeline帶來的平行效益就不高基於上述理由,每個stage應該盡量只有一個"主要單元"運作,使管線化後的資料路徑能用較低的時脈運作,藉此得到較好的效能 , 以MIPS的五層為例,就是依照主要單元被使用的時間做切割,分別為IMEM/REG/ALU/DMEM/REG以上是我自己的理解 , 如有錯誤請板友指正

作者: kkk999 (HAHAHA) 2014-10-15 12:51:00

謝謝這位版友分享

作者: xhow4dox 2014-11-01 15:38:00

五層是一個簡單舉例。現在電腦cpu印象中3x個stage了

繼續閱讀

Re: [資工]交大100計組 data hazrdHiltonCool [資工]交大100計組 data hazrdqoojordon [商管] [總經] 二手車/古董是否算在GDPpinkyhan73 [理工] 指數比大小SOBIGMAN Re: [理工] [計組]-加法器HiltonCool [理工] [計組]-加法器David178 Re: [理工] 指數率Honor1984 [理工] 指數率SOBIGMAN [理工] degree of freedomIDis5566 [理工] 時間差問題doggingg