[理工] 計組 pipeline CaliforCat PTT批踢踢實業坊

[理工] 計組 pipeline

作者: CaliforCat (加州貓) 2015-01-29 10:10:37

http://i.imgur.com/IFqunzv.jpg
第一行寫暫存器在時脈的邊緣才改變內容
add $1, $1, $2
sw $1, 20($2)
在不使用forwarding時要插入兩個nop
add跑到WB階段時才更改register $s1的值
而同時間sw 在ID階段就讀取$s1的值
如果暫存器是先讀後寫，
這樣sw不就讀到還沒更新的內容？
實在不懂這邊
謝謝！

作者: galapous (墨) 2015-01-29 10:14:00

所以register是在clock信號升起時寫入下降時才讀為啥load use要插三個？沒forwarding應該都2個吧

作者: CaliforCat (加州貓) 2015-01-29 10:38:00

lw是兩個沒錯，我看錯了，sor。

作者: galapous (墨) 2015-01-29 10:39:00

嗯，先寫後讀

作者: CaliforCat (加州貓) 2015-01-29 10:51:00

懂了，謝謝！

作者: a95641126 (勳哥) 2015-01-29 12:11:00

Wb前半週期寫id後半週期讀這樣比較好記

繼續閱讀

[理工] [離散]99 台大資工數學對答案carlossp [理工] [線代] 102台大資工shiauccu [理工] 100台大資工galapous [理工] [資結] Quick sort 的步驟數money0102 [理工] 離散路徑轉換CaliforCat [理工] 台大103,成大102 103 演算法複雜度計算h04mp6286 [理工] 離散排列組合CaliforCat [理工] [資結] 102交大資演第9題kurc [理工] 101 中央 osbroelephant [理工] 線代Mathew2010