[資工] 103/101電機丙 兩個選項
作者: qoojordon (穎川琦) 2015-02-02 21:37:30
[103 5c]
之前版友提供的解答
write miss 時為什麼不用考慮dirty block呢?
無論是read miss 還是 write miss在write back時都需要考慮是否置換dirty block
的問題吧?
[101 5d]
這題之前的解答是給 T
有 second-level 的CLA得到c16的順序如下:
a,b -> p,q -> P,Q -> C -> c
1 2 2 2
加起來是7 ? 應該是F ?
麻煩會的版友解答 , 謝謝
作者: hyc1227 2015-02-02 21:50:00
NTUEE 5(c)覺得要考慮dirty block 我覺得他解錯了我用考慮dirty block下去算 (c)(d)都會是對的101 5(d) 他要求 generating c16 = C4 所以不用加最後大C到小c的2個 gate delay
作者: qoojordon (穎川琦) 2015-02-02 22:49:00
謝謝說明
作者: mkchiun1028 (YO) 2015-02-04 11:27:00
應該寫錯了 我算也是(C)(D) 話說(A)(B)應該超過頻寬?
作者: qoojordon (穎川琦) 2015-02-04 21:27:00
依照類似的算法a,b是不會超越,接近滿載而已值得住意的是read都是以block size為單位,但write是以word為單位