晚安 各位
張凡上完 forwarding unit 時有補充
課本在下圖忘記補了 2-1 MUX (P-479)
補上了應該是這下圖這樣? 張凡說直接補
但這樣設計跑以下的 code:
#1 add t0, s5, s6
#2 lw t0, 0(s2)
====== 當 #1 在 MEM stage,#2 在 EX stage ===
ALUrc 設1
lw此時的 rt -> t0, rs -> s2
因為 #1 的 rd 是 t0
且和 EX stage 的 rt 相同 -> 故 forwarding unit 啟動
ALU 最後卻挑了 #1 的 t0 讀進去,原本的 immediate 被忽略掉 0.0
而導致資料不正確
想確認一下我的想法有沒有疏漏的地方?