PTT
Submit
Submit
選擇語言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 107 交大 計組 (4)
作者:
jojoboy0115
(jojo)
2019-01-15 13:21:24
https://i.imgur.com/nL04DBo.jpg
想問一下這題的(d)選項為什麼對?
作者:
skyHuan
(Huan)
2019-01-15 13:32:00
CPU送出邏輯位址到TLB或page table轉換成實體都是透過MMU(硬體)處理,如果要透過OS會一直interrupt很沒效率,只有page fault的時候才會interrupt讓OS處理可以想成還在memory裡面都不關OS的事,要I/O才會給OS
作者:
jojoboy0115
(jojo)
2019-01-15 13:57:00
感謝sky大的解說~
作者:
b10007034
(Warren)
2019-01-15 17:51:00
請問1樓說法在哪可以查到阿?我想看看感謝
作者:
skyHuan
(Huan)
2019-01-16 09:35:00
https://i.imgur.com/LNufYUj.jpg
但計組是說pipeline如果TLB或cache miss會有exception,之前問洪逸他說兩科的看法可能不一樣,還在記憶體就不關OS的事,page fault要做I/O才會OS跳出來
作者:
b10007034
(Warren)
2019-01-16 12:52:00
嗯對的,總體來說蠻複雜的,我翻了恐龍跟算盤大致上的心得跟你說得差不多首先看到TLB(恐龍397),看CPU可以讓HW處理或是透過中斷然後是TLB(RISC-V算盤839),TLB miss,HW儲存暫存器值然後產生exceptionexception調用OS,並用一組特殊的instr.(ISR?)更新TLB看了一些之後我只能說有三種情況,1全都HW處理2全都OS處3.HW+OS處理目前能確定的是cache一定是HW處理,猜測是為了快而memory那部分就是HW(MMU)+OS(決定replacement algo.)TLB也是HW+OS(參照算盤)總體上來說應該都可以由OS或HW處理,只是為了效能及資源來做trade-off,而這也就是現實的複雜之處說得還蠻模糊的,希望有大神出來點破我XD
作者:
skyHuan
(Huan)
2019-01-16 23:10:00
感謝,長知識了!不過目前看到的考題都是硬體處理,只有要讀disk才會給OS,所以有點應付考試心態也沒去查那麼多,可能真的實作又更複雜還要看系統而定了,考完要再好好學習了
繼續閱讀
[理工] entry和set associative
bird1140
清大 107資演
kaidi620
[理工] 104中山計組
AAQ8
[理工] 107交大(5)!
Aa841018
[理工] 106中山計組
AAQ8
[理工] 計組題庫
AAQ8
[理工] 計組 cache
imadog
[理工] 計組 miss rate
imadog
[理工] 107交大計系 第五題
yijia1127
[理工] 106中正軟體
foog19960628
Links
booklink
Contact Us: admin [ a t ] ucptt.com