[理工] 計組關於 gate delay ching4562 PTT批踢踢實業坊

[理工] 計組關於 gate delay

作者: ching4562 (monster710623) 2019-11-20 16:44:28

https://i.imgur.com/5FbCos0.jpg
https://i.imgur.com/JsXzTYO.jpg
問一下為何sum 的gate delay是2n-1啊
如下圖所示 4 bits的加法器產生了s0,s1,s2,s3
不是每個sum都是3個gate delay 嗎
麻煩了

作者: cry589036511 (JJin) 2019-11-20 18:30:00

每一bit進位輸出c需要2個gatedelay,最候一個adder需要2n-1個gate delay拿到上一位進位c,拿到進位後需要3個delay算出最後的sum

繼續閱讀

[理工] 線代 traceAdonisLam [理工] 台大電機 97資結 11 15題 tree rotationdsa66253 [理工] 作業系統 deadlocklucy35 [理工] 張凡計組第六章習題Justapig ［理工］線代維度與onto問題yibalababa [理工] 線代矩陣運算 1-40u0424064 [理工] 計組_97台科電子fmtshk [理工] 線代觀念shinle14 [理工] 計組_成大107fmtshk [理工] 107中山資結！Aa841018

Contact Us: admin [ a t ] ucptt.com