PTT
Submit
Submit
選擇語言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 107交大計組!
作者:
Aa841018
(andrew)
2019-12-18 08:13:57
https://i.imgur.com/D3uOfUD.jpg
https://i.imgur.com/PTFAVmi.jpg
請問3.(d)....
完全看不懂,麻煩詳細解釋一下…
作者:
DLHZ
( )
2019-12-18 13:34:00
應該就是說set size的設計 從兩個角度來說都是合理的 但是不可逆同時採用
作者:
Aa841018
(andrew)
2019-12-18 13:59:00
cache size大,讓set size變小會改善效能……這我想不通…後面那個方法也不是很能理解……
作者:
DLHZ
( )
2019-12-18 15:30:00
我理解是 在空間有限的時候增加associativity來避免過多的conflict miss 但同時也造成access time增加 所以空間夠的時候就沒有這必要 至於後面的目前沒什麼想法*不可能 上面打錯
作者: a9778875 (Mine)
2019-12-18 17:36:00
我的想法是cache的block太大的話,會導致hit的時間被拉長,所以block不能太大,能memory的主要目標是增加hit rate 所以就把page size加大cache那段可以看白算盤 RISC-V版裡的p.766 有寫
作者:
b10007034
(Warren)
2019-12-18 23:02:00
https://i.imgur.com/y0LdScY.png
https://i.imgur.com/PWSkHZK.png
D選項的邏輯都是符合AMAT的
https://i.imgur.com/QcdgG3r.png
減低miss rate
作者:
mistel
(Mistel)
2019-12-18 23:44:00
是不是要先給個capacity size,set size一個清楚的定義啊,我覺得樓上各位講的東西都不太一樣
作者:
b10007034
(Warren)
2019-12-19 09:16:00
題意應該蠻清楚的吧,就描述為何block size是變小較好然後page size是變大較好capacity size就是cache sizeset size對應到cache-memory就是block size對應到 memory-disk就是page size一個變小一個變大,所以會不直覺
繼續閱讀
[理工] 交大108 計系
mistel
[理工] 92交大資科os
harryju3
[理工] 計組 103台大電機
eefat
[理工] 106中央計組(MIPS)!
Aa841018
[理工] 離散 ch8. 最小切集
ben4562002
[理工] 中央102資演 對答案及問問題
ponwar87123
[理工] 100年 中央資工 線代第一題
GlassesKJ
[理工] 線代 4-111 範例11
jean20157
[理工] 105 交大資結 disjoint set
dsa66253
[理工] 106 台大電機 邏輯
houallan5478
Links
booklink
Contact Us: admin [ a t ] ucptt.com