我的理解是當一個cpu要data的時候,他會輸出一個虛擬位址
然後會看TLB有沒有hit,有hit就直接得到實體位址去cache檢查
我想問的是如果TLB miss,接下來cpu要去看cache有沒有hit是要通過page table得到實體位
址再去cache檢查嗎
這樣是會卡到一次的記憶體存取的時間？

對