PTT
Submit
Submit
選擇語言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 計組 gate delay問題
作者:
anoymouse
(沒有暱稱)
2023-11-08 17:50:55
https://imgur.com/TCwkB65
請問如果題目沒寫,一般來說full adder C_out的 Gate delay 是3 還是 2?
如果C_out = A*B + C_in*(A⊕B) 需經過3個gate, 所以是3*16 = 48
如果C_out = A*B + A*C_in + B*C_in 需經過2個gate, 所以是2*16 = 32
請問是這樣理解嗎?
繼續閱讀
[理工] [計組]108中興電機 data dependence
Du29
[理工] 請問2、3小題怎解?渦輪機絕熱
aaddggjj
[理工][離散]不觸及對角線的遞增路徑
r6982057
[理工] [線代]102中央資工 線型代數
hellspeak
[理工] 計組上p465
baltimore
Re: [理工] 離散 數學歸納法
majajaqiu
[理工] [計概]馮紐曼瓶頸
u9527
Re: [商管] 投資學折現率複利的計算
yueayase
Re: [商管] 投資學折現率複利的計算
Honor1984
[商管] 投資學折現率複利的計算
scitamehtam
Links
booklink
Contact Us: admin [ a t ] ucptt.com