※ 引述《freedom76912 (KHAKI)》之銘言：
: Maximum P+ diffusion to nearest N+ pick-up spacing (inside N-Well) is 20um
: (I/O, RAM, ROM, capacitor and diode are expected)
: 煩請知道的同學解惑(拜求)
以下是助教的回信
畫PMOS的時候 P difussion畫D,S端 畫完用Pimp框住
N difussion畫B端 用Nimp框住
最後再用N-well把PMOS全部圍起來 DRC rule才會認得到PMOS
(subtrate本身是P-well 所以NMOS不用另外再圍N-well layer)
我猜這個問題最有可能是 沒有用N-well把PMOS整個圍起來的可能性較大 !!