Re: [閒聊] AMD你也有大小核出問題的一天啊

作者: tint (璇月)   2024-07-31 11:05:05
※ 引述《mayolane (沒有人啦)》之銘言:
: Ryzen AI 9 HX 370有Zen5*4+Zen5c*8
: 主要的問題是Zen5和Zen5c在兩顆CCD上
: 彼此用Infinity Fabric連接
: https://i.imgur.com/acR8B42.jpeg
: 然後彼此之間通信延遲鋼彈180 ns
: 要知道7950X兩顆CCD的延遲也才79 ns
在前代Zen4架構
消費級首次用上Zen4+Zen4c大小核的
Phoenix 2 APU(7545U/7440U、Z1、8500G等使用)
Zen4+Zen4c大小核是位於同一個CCX上
https://i.imgur.com/8PqjH3e.jpeg
6個核心共用16MB的L3快取
雖然大核Zen4對比桌面版L3快取縮小
但整個CCX共用16MB的L3
4個Zen4c每核平均也能分配到2.6MB的L3
以桌面的8500G為例
Zen4c小核的最高時脈為3.7GHz
參考一些評測,跨小核的延遲並未明顯增加
Phoenix 2 APU的Zen4c
在應用上就是時脈較低的核心
這次的Zen5 Strix Point APU
配置4個Zen5+8個Zen5c大小核,總共12核心
其中4個Zen5大核心
給到和桌面一樣完整的L3(每核平均4MB)
但8個Zen5c小核,則精簡到僅8MB L3
每核心平均只有1MB L3
依之前AMD公佈的投影片說明
https://i.imgur.com/8b3nqmH.jpeg
這次4個Zen5和8個Zen5c
分別為二組獨立的CCX
4個Zen5的CCX共用16MB的L3
8個Zen5c的CCX則只共用8MB的L3
二組CCX彼此使用Infinity Fabric相連
有點類似以前Zen2時的設計
Strix Point APU這樣的雙CCX配置
導致跨二組CCX上核心存取時
會受限於Infinity Fabric的頻寬
跨CCX的延遲和頻寬可能會受不小影響
而且Zen5c的CCX僅有8MB L3快取
大小核效能的落差可能更凸顯出來
在6月時一篇Ryzen AI 9 365偷跑詳細測試中
就能看出這次雙CCX設計的特徵
https://blog.hjc.im/zen5-preliminary-review.html
Ryzen AI 9 365這顆APU為Strix Point核心
遮蔽2個Zen5c小核
為4個Zen5+6個Zen5c總共10核心的配置
文章中跨二組CCX的同步測試
https://i.imgur.com/zIrijeT.jpeg
可觀察到跨到CCX時的延遲和頻寬
都有明顯受影響的情形
延遲增加至170ns
頻寬從28000MB/s左右降至9000MB/s等級
Strix Point這次的雙CCX設計
在跨CCX的應用上
可能也抵銷了一些這次給到4個滿規
Zen5核心的性能優勢
不過Strix Point的能效表現仍是不錯的
Strix Point雙CCX的架構
AMD在設計初應就知會有這情形
但Strix Point主要面向移動端產品
配置12核心和16CU RDNA3.5內顯
各方面都已有不少提升了
明年還會有一顆面向主流市場
原生8核心Zen5 APU「Kraken Point」推出
配置4個Zen5+4個Zen5c的大小核設計
內顯是8CU規模,NPU維持50TOPS算力
看起來非常適合掌機和低功耗裝置
到時可以觀察看看這一顆APU
大小核會不會回到採用單CCX的設計了

Links booklink

Contact Us: admin [ a t ] ucptt.com