1.原文連結：https://tinyurl.com/yc2jpspz
2.原文內容：
2019年1月28日Junko Yoshida, EE Times首席國際特派記者
DRAM在過去的幾十年裡發展方向單一，以追求高密度記憶體為目標...但台灣的鈺創科技
沒有走傳統路線，而是開發全新的DRAM架構，稱為RPC (Reduced Pin Count) DRAM。
在過去的幾十年裡，DRAM產業的發展方向單一，以追求高密度記憶體為目標，首先是非同
步 DRAM，然後發展到DDR5同步DRAM。但台灣的鈺創科技(Etron Technology)在今年度消
費性電子展(CES 2019)上表示該公司沒有走傳統路線，而是開發全新的DRAM架構，稱為
RPC (Reduced Pin Count) DRAM。
鈺創科技董事長暨執行長盧超群表示，RPC DRAM只使用到一半數量的接腳，既能達到小型
化，又能降低成本。他將RPC DRAM定位為小型化穿戴式裝置和終端AI子系統的理想選擇。
盧超群補充說明，為了採用DDR4，現今許多研發小型穿戴式裝置的公司必須購買更多不需
要的元件，「對於許多開發小型系統的研發人員來說，導入DDR4反而多餘。」
20190128_Etron_NT01P1
RPC DRAM帶領DRAM技術藍圖往不同的方向發展。
（來源：鈺創科技）
更具體地說，鈺創的RPC DRAM號稱可提供16倍的DDR3頻寬，在40接腳的FI-WLCSP封裝中僅
使用22個開關訊號；該公司表示，RPC DRAM在無需增加設計複雜性和成本的情況下，能提
供DDR4的容量和頻寬。
RPC鎖定未被滿足的市場
市場研究機構Objective Analysis的分析師Jim Handy對 EE Times表示：「DRAM的有趣之
處在於大廠僅關注每年出貨量可達數億甚至數十億顆的元件；這為鈺創這樣的公司提供了
機會，前提是它們能夠想辦法說明標準型動態隨機存取記憶體(commodity DRAM)並不能滿
足目前的市場需求，並製造出能滿足這些市場需求的零組件。這(RPC DRAM)就是一個例子
。」
在被問到RPC DRAM 可用來解決哪些問題時，Handy 表示：「主要是節省成本和空間；鈺
創提出了一個令人信服的論點，即RPC透過減少I/O接腳數目或以其他方式支援較小的邏輯
晶粒(logic die)尺寸，進而(藉由允許公司購買較低密度的元件)降低DRAM和FPGA或SoC
的成本。他補充指出：「我發現節省成本是任何一種新產品最吸引人的理由。」
20190128_Etron_NT01P2
RPC DRAM與DDR3或LPDDR3 DRAM相似，但是少了一半以上的接腳數。
（來源：鈺創科技）
與萊迪思建立合作關係
RPC DRAM不僅僅是新DRAM架構的概念，鈺創還在CES展上透露該公司已經與萊迪思半導體
(Lattice Semiconductor)合作，展出可相容鈺創RPC DRAM的萊迪思EPC5 FPGA解決方案。
為此EE Times詢問了萊迪思這間FPGA公司，在RPC DRAM架構中發現了哪些傳統DRAM所沒有
的「特點」或「優勢」？該公司產品行銷總監Gordon Hands告訴我們：「包括FPGA在內的
許多晶片之使用者相當重視I/O接腳，它們通常會對設計工程師帶來限制；透過消除對單
獨控制和位址接腳(address pins)的需求，鈺創的RPC記憶體能減少對這些稀少資源的使
用。」
那麼萊迪思的FPGA採用RPC DRAM後，有變得更好用嗎？對此Hands解釋：「自從推出ECP品
牌，萊迪思一直專注於提供比其他中階FPGA產品在每個邏輯容量上更高的FPGA頻寬，研發
人員運用I/O環路中的預設計元件來實現DDR記憶體介面，我們重新使用這些元件來支援鈺
創的RPC。」
Hands指出，到目前為止萊迪思和鈺創的合作已經證明了此概念性設計可以讓此兩間公司
的晶片具相容性；他補充，「在2019年上半年，萊迪思希望發表一系列參考設計和展示，
促使客戶加快導入此技術。」
20190128_Etron_NT01P3
結合萊迪思FPGA與鈺創的PRC DRAM參考設計在CES 2019亮相。
（來源：EE Times）
RPC DRAM無可取代？
那麼，OEM和ASIC研發人員對這種新型記憶體架構的需求會有多高？除了RPC DRAM，是否
有其他解決方案呢？對此Objective Analysis的Handy 表示：「目前不需要高密度DRAM的
應用通常會使用SRAM，但後者相當昂貴；低密度DRAM是另一種選擇，但它們比大多數的設
計需要更寬的介面。」
在Handy看來，RPC承諾能用更具成本效益的解決方案來取代以上兩者，因此只要鈺創能堅
持到底，他們應該能在市場上獲得佳績。
Nicky Lu at CES
鈺創董事長暨執行長盧超群
鈺創的盧超群指出，縮小記憶體尺寸是導入穿戴式裝置的一個關鍵因素，記憶體尺寸太大
將是目前的一大缺點。他以Google智慧眼鏡為例解釋，DDR3的頻寬足以讓智慧眼鏡擷取與
播放影像，但問題是DDR3的9x13mm球閘陣列封裝(BGA)尺寸使其無法放進智慧眼鏡。
盧超群表示，DDR3記憶體在x16配置的96球BGA封裝中，尺寸大約為9 x 13mm；無論晶粒容
量多大，採用0.8 mm間距6列、16接腳，最小封裝尺寸維持不變，即使改用256 Mbit至8
Gbit任何容量的晶粒，封裝體積也是一樣。
但如果DRAM不是採用BGA封裝呢？對此盧超群解釋，FI-WLCSP的製程與BGA不同，「不是一
次只封裝一顆晶片，而是一片晶圓一整批封裝；」而每個封裝單元都是半導體晶粒的大小
，也就是小型的FI-WLCSP封裝內就是一顆小晶粒。他表示：「RPC DRAM是世界上第一款採
用FI-WLCSP封裝的 DRAM。」
20190128_Etron_NT01P4
採用不同封裝的RPC DRAM。
（來源：鈺創科技）
使用FI-WLCP封裝時，不用基板、也不用打線接合(wire-bonding)或覆晶(flip-chip)等封
裝步驟。封裝元件內包含沉積的電介質和光學定義的導體，接著是電鍍和植錫球，所有製
程都在完整晶圓片上進行。
鈺創的影像和記憶體產品開發副總裁暨首席科學家Richard Crisp接受EE Times訪問時表
示：「減少接腳數目和較小的晶粒尺寸為RPC DRAM能採用FI-WLCSP封裝的關鍵因素；」他
強調：「沒有其他DRAM採用此封裝方式，RPC DRAM只有一粒米的大小。」
一切都與成本有關
要在市場上推廣 RPC DRAM，鈺創必須做什麼？Objective Analysis的Handy認為：「鈺創
需要確保產品價格能為OEM廠商帶來成本效益，他們似乎正為了這個目標在努力，由此可
知他們正朝著對的方向前進；而如果這些廠商可能會因為依賴單一供應來源而感到不安的
話，鈺創要是能列出替代供應來源會有幫助。」
被問到RPC DRAM的晶圓代工夥伴時，鈺創僅表示該產品採用與該公司其他DRAM產品一樣的
製造來源，但婉拒透露具體合作廠商名稱。至於RPC DRAM 的製程，鈺創的Crisp 強調：
「與標準 DDR3 相比，我們使用標準的製程與材料，不需要用到特別誇張的信令
(signaling)或特殊材料。」
編譯：Patricia Lin；責編：Judith Cheng
(參考原文： Etron Blazes New DRAM Trail ，by Junko Yoshida)
3.心得/評論：
有研發有創新給個推，看起來好像很厲害的樣子，有沒有專家可以說明一下